El objetivo fundamental del proyecto es ofrecer soluciones hardware digitales, para la realización de (des)cifrado seguro frente a ataques laterales pasivos y activos, en aplicaciones en las que se disponga de pocos recursos hardware (criptografía lightweight) o que tengan importantes restricciones de consumo (dispositivos portables). Estas soluciones pretenden avanzar en el estado del arte, siendo eficientes tanto en la integración de circuitos como en la resistencia frente a ataques laterales. Entre las distintas propuestas de algoritmos criptográficos, los cifradores de flujo son los que menos recursos hardware necesitan. La operación de este tipo de cifradores consiste en mezclar reversiblemente el mensaje, cuyo contenido se quiere proteger, con una secuencia pseudo-aleatoria generada por un complejo algoritmo criptográfico bajo el control de una clave simétrica que se guarda en secreto, y un valor de inicialización o semilla. Dada su simplicidad, las soluciones aportadas en este proyecto van a ser adaptadas, optimizadas y aplicadas a cifradores de flujo.
Aunque para los cifradores de flujo existen soluciones propuestas en la literatura, es un campo en continua evolución y de ninguna forma puede considerarse cerrado. Por un lado, van apareciendo cada día nuevas vulnerabilidades, lo que obliga a la búsqueda de nuevas contramedidas. Por otro, aunque hay algunas soluciones hardware propuestas en la literatura, la mayoría se basan en FPGAs y no resuelven totalmente los requisitos de eficiencia y seguridad. Las implementaciones ASIC constituyen, pues, un reto que no está cerrado, sino que por el contrario, con el desarrollo de nuevos algoritmos y la aparición de nuevas aplicaciones que generan cada vez con mayores requerimientos junto con la propia evolución de las tecnologías, hace más necesaria la aportación de nuevas y mejores soluciones CMOS nanométricas, con las que es previsible obtener mejor eficiencia (prestaciones en velocidad y en consumo) así como ganar en seguridad (introduciendo soluciones para evitar ataques laterales), aunque sea a costa de una mayor complejidad en aspectos relativos a la metodología de diseño.
La necesidad de esta investigación viene apoyada no sólo por la escasez de trabajos sobre cifradores de flujo, sorprendente dada la importancia de este tipo de esquemas, sino fundamentalmente por el hecho de que, al no ser posible garantizar la seguridad absoluta de una implementación, cada vez que se detecta una vulnerabilidad en un algoritmo o se desarrolla un ataque, hay que desarrollar una contramedida y viceversa, cada vez que se desarrolla una contramedida, aparecen ataques que muestran sus puntos débiles. La oportunidad de la investigación viene determinada por la experiencia previa del grupo en diseño digital CMOS VLSI de altas prestaciones, que ya ha integrado versiones anteriores del Trivium, tanto en versiones full-custom (celdas lógicas diferenciales) como semi-custom (standard cells), tiene la experiencia de realización de ataques DPA al Trivium mediante simulación, y una amplia experiencia en el campo de la criptografía. A esto se une todo el equipamiento instrumental disponible (analizadores lógicos, osciloscopios, láser pulsado, etc), herramientas de CAD para el diseño microelectrónico, laboratorio de test y acceso a tecnologías de integración que hacen posible la consecución de los objetivos.
La hipótesis de partida se resume en el siguiente silogismo:
La seguridad y privacidad es un derecho inalienable. La seguridad se basa en algoritmos criptográficos. Los productos seguros se basan en implementaciones (micro)electrónicas de dichos algoritmos. Los algoritmos, aunque seguros, son vulnerables por su implementación física. Luego para proveer seguridad, hay que disminuir la vulnerabilidad de los dispositivos. La realización de ataques, lejos de ser una actividad malévola, es constructiva pues ayuda al desarrollo de contramedidas que ayuden a protegerse.