En la actual sociedad basada en las Tecnologías de la Información y las Comunicaciones, mantener la seguridad es siempre un reto, ampliamente consensuado como un derecho inviolable de las personas e instituciones. Los dispositivos electrónicos calificados como “seguros” (de facto cualquier dispositivo electrónico de uso en telecomunicaciones o que maneje información sensible y/o relevante), hacen uso de la criptografía para garantizar la seguridad, confidencialidad e inviolabilidad de los datos privados. Estos sistemas electrónicos “seguros” incorporan dispositivos criptográficos que implementan algoritmos matemáticamente seguros, que teóricamente no revelan la información almacenada. Pero aún cuando se toman todas las medidas teóricas posibles para lograr esta seguridad, estos dispositivos pueden llegar a revelar cierta información debido a su implementación física, mediante el empleo de ataques laterales por terceras personas con fin malicioso. Es por tanto de la máxima relevancia cuidar especialmente la implementación física de los dispositivos criptográficos, para minimizar la posibilidad de pérdida de información mediante estos ataques. Así, las implementaciones hardware de algoritmos criptográficos, requieren no sólo la correcta realización funcional de los algoritmos, sino además unas restricciones adicionales para mantener la seguridad criptográfica. En este proyecto se pretenden obtener implementaciones hardware (ASICs) de altas prestaciones en tecnologías CMOS nanométricas, que den solución a los problemas de (des)cifrado seguro en aplicaciones portables. Dados los requerimientos de ultra bajo consumo y altas prestaciones de estas aplicaciones, se utilizarán cifradores de flujo para la (de)codificación segura de información, pues son los que ofrecen soluciones hardware eficaces con menor consumo de recursos y de potencia (soluciones criptográfícas ligthweight). Se analizarán las vulnerabilidades y se medirá la seguridad de los cifradores de flujo de mayor interés para implementaciones hardware (Trivium, Grain, Mickey), algo que sí se ha estudiado extensivamente para cifradores de bloque. Se plantearán diversas estrategias de ataques pasivos basados en el consumo de potencia (DPA), ataques activos basados en inyección de fallos (señal de reloj, alimentación, temperatura y láser pulsado) y combinación de ambos. Se propondrán contramedidas a todos los niveles (arquitectural, de circuito y de layout) para contrarrestar estos ataques. Se realizarán implementaciones hardware (ASICs) optimizadas, tanto desde el punto de vista de diseño VLSI (área, frecuencia y consumo de potencia) como seguras frente ataques laterales. Considerar de forma combinada estos factores permitirá optimizar las prestaciones de los sistemas, consiguiendo aumentos de seguridad sin perjudicar las prestaciones del circuito.
Los tres objetivos primarios del Proyecto son:
• Explorar las vulnerabilidades de cifradores de flujo frente a ataques laterales activos y pasivos, sistematizando las metodologías de ataque para obtener una métrica efectiva de la seguridad.
• Desarrollar contramedidas a nivel arquitectural, de circuito y de layout, eficientes para dichos ataques, ya sea individuales o combinación de los mismos.
• Diseñar, fabricar y testar en tecnologías CMOS nanométricas demostradores ASIC que cubran todos los aspectos de (de)codificación segura y medir la seguridad de los mismos.
Nueva Sección