Publicaciones
1. “Implementation and Characterization of Low Power Trivium Stream Cipher
Autores:, Carlos J. Jiménez, Manuel Valencia
En preparación
2. "A Methodology for Optimized Design of Secure Differential Logic Gates for DPA Resistant Circuits"
Autores: E. Tena, J. Castro, A. J. Acosta
Enviado al IEEE Journal on Emerging and Selected Topics in Circuits and Systems
Trabajos Fin de Grado y Máster
- Julio A. Becerra Gómez, “Influencia de la variabilidad y de la optimización del strength en las prestaciones de circuitos digitales”, Trabajo de Fin de Máster, Máster en Microelectrónica: Diseño y Aplicaciones de Sistemas Micro/Nanométricos. Tutores: Carlos J. Jiménez Fernández, Manuel Valencia Barrero. Julio de 2012.
- Erica Tena Sánchez, “Control automático de medidas de datos experimentales sobre ASICs”. Proyecto Fin de Carrera, Ingeniería Electrónica. Septiembre 2012.
Asistencias a Congresos
-
Ref. revista / Libro: “Design of a message transmission system with lightweight encryption as a project in a Master subject"
Autores: Juan Manuel Fernández, Alejandro Moreno, Carmen Baena, Manuel Valencia y Carlos J. Jiménez.
Aceptado en el congreso TAEE 2014.
-
Automatic and systematic control of experimental data measurements on ASICs”.
Autores: E.Tena, J. Castro y A.J. Acosta
19th Symposium IMEKO TC 4 Symposium and 17th IWADC Workshop Advances in Instrumentation and Sensors Interoperability, pp. 114-119. Barcelona, 18-19 de Julio de 2013.
-
“Automatic and Systematic Test Toolset for Digital ASICs”
Autores: E. Tena, J. Castro, A. J. Acosta
Desing of Circuits and Integrated Systems (DCIS’13)
San Sebastián, 27-29 de Noviembre de 2013.
-
“Automatic and systematic control of experimental data measurements on ASICs”
Autores: E. Tena, J. Castro, A. J. Acosta
19th Symposium IMEKO TC 4 Symposium and 17th IWADC Workshop Advances in Instrumentation and Sensors Interoperability. Barcelona, 18-19 de Julio de 2013.
-
“Low power implementation of Trivium stream cipher”
Autores: Mora Gutiérrez J.M., Jiménez-Fernández C.J. y Valencia Barrero, M.
Power and Timing Modeling, Optimization and Simulation (PATMOS 2012)
ISBN: 978-3-642-36156-2 ISSN: 0302-9743
-
"An Improved Differential Pull-down Network Logic Configuration for DPA Resistant Circuits"
Autores: Javier Castro, María del Pilar Parra, Antonio Acosta Jiménez
Proc. IEEE International Conference on Microelectronics(ICM-2010).
-
"High Radix Implementation of Montgomery Multipliers with CSA"
Autores: Gashaw Sassaw; Carlos Jesús Jiménez; Manuel Valencia.
Proc. IEEE International Conference on Microelectronics(ICM-2010).
Tesis doctorales
Doctorando: Javier Castro Ramírez
Directores: Antonio J. Acosta, Mª del Pilar Parra
Título: Desarrollo y aplicaciones de técnicas de control de corriente de alimentación en circuitos integrados digitales CMOS.
Organismo: Universidad de Sevilla, 2011
Doctorando: Luís Carranza González
Directores: Carlos J. Jiménez, Elisenda Roca
Título: Diseño de microprocesadores de propósito específico y sistemas de desarrollo y testado para circuitos integrados de visión artificial
Organismo: Universidad de Sevilla, 2011
Doctorando: Gashaw Sassaw Teshome
DIrectores: Carlos J. Jiménez, Manuel Valencia
Título: Circuitos aritméticos CMOS nanométricos para aplicaciones criptográficas
Organismo: Universidad de Sevilla, 2011
Doctorando: Carmen Baena Oliva
Directores: Carlos J. Jiménez, Manuel Valencia Barrero
Título: Estimación de la actividad de conmutación en circuitos digitales CMOS VLSI
Organismo: Universidad de Sevilla, 2012
Otras publicaciones
- árbol de búsqueda y dispositivo para implementación del método.
- Invento
-
"A programmable and configurable ASIC to generate piecewise-affine functions defined over general partitions"
Autores: P. Brox, J. Castro, M. C. Martínez-Rodríguez, E. Tena, C. J. Jiménez, I. Baturone, A. J. Acosta
IEEE Transactions on Circuits and Systems I, Vol. 60, No. 12, pp. 3182-3194, December 2013.
-
Carlos J. Jiménez, Gloria Miró, Antonio López, Carlos León, “Reflections on Content to be Included in the "Basic Electronics" Proficiency of Industrial Engineering degrees” Proc. of Technologies Applied to Electronics Teaching (TAEE), 2012, Vigo junio 2012, pp. 17-21.
ISBN: 978-1-4673-2485-4.
-
M.C. Martínez-Rodríguez, P. Brox, J. Castro, E. Tena, A. J. Acosta, I. Baturone, ASIC-in-the-loop methodology for verification of piecewise affine controllers, Proc. IEEE Int. Conf. on Electronics, Circuits, and Systems (ICECS’2012), Sevilla, Spain, Dec. 9-12, 2012.
-
S. Eiroa, J. Castro, M. Martínez-Rodríguez, E. Tena, P. Brox, I. Baturone, Reducing Bit Flipping Problems in SRAM Physical Unclonable Functions for Chip Identification, Proc. IEEE Int. Conf. on Electronics, Circuits, and Systems (ICECS’2012), Sevilla, Spain, Dec. 9-12, 2012.
-
Tipo de propiedad industrial: Patente de invención PCT/ES2013/000134-WO2013/182717A1.
Denominación: Método para generar funciones multivariables afines a tramos con computación on-line del -
res/autores/obtentores: Antonio Acosta Jiménez, Iluminada Baturone Castillo, Javier Castro Ramírez, Carlos J. Jiménez Fernández, Piedad Brox Jiménez, Macarena Martínez Rodríguez.
-
P. Brox, J. Castro, M. C. Martínez-Rodríguez, E. Tena, C. J. Jiménez, I. Baturone, A. J. Acosta
A programmable and configurable ASIC to generate piecewise-affine functions defined over general partitions.
Enviado para su publicación en IEEE Transactions on Circuits and Systems I.