La integración de circuitos microelectrónicos, ya no tiene como objetivo único el conseguir un determinado comportamiento funcional, sino que hoy en día se imponen a las implementaciones una serie de restricciones (fundamentalmente temporales y de consumo de potencia) de obligado cumplimiento. Por otro lado, las implementaciones hardware de algoritmos criptográficos, requieren no sólo la correcta realización funcional de los algoritmos y el cumplimiento de las restricciones comúnmente impuestas a todos los circuitos, sino además unas restricciones adicionales para mantener la seguridad criptográfica. En este proyecto se pretenden obtener implementaciones hardware de altas prestaciones en tecnologías CMOS nanométricas, que den solución a los problemas de transmisión segura y autenticación en aplicaciones de comunicaciones entre dispositivos portables.

Dentro del amplísimo mundo de la criptografía, se utilizarán los cifradores de flujo para la transmisión segura de información y las funciones hash como mecanismo de autenticación, pues son los que ofrecen soluciones eficaces con menor consumo de recursos y de potencia. Se seleccionarán y optimizarán los algoritmos más adaptados a la implementación en hardware, y se propondrán arquitecturas optimizadas, tanto desde el punto de vista de diseño VLSI (área, frecuencia y consumo de potencia) como de técnicas para evitar ataques laterales. Considerar de forma combinada estos factores permitirá optimizar las prestaciones de los sistemas, consiguiendo reducciones en alguno de los parámetros sin perjudicar las prestaciones del circuito.

Los tres objetivos primarios del Proyecto son:

• Explorar algoritmos criptográficos desde el punto de vista de seguridad y también desde el punto de vista de implementación hardware, así como los ataques de los que pueden ser objeto.
• Desarrollar arquitecturas eficientes para dichos algoritmos optimizadas en aspectos de diseño VLSI (consumo de recursos, frecuencia de operación, consumo de potencia, etc.) y resistentes a ataques laterales.

Diseñar, fabricar y testar en tecnologías CMOS nanométricas un demostrador que cubra todos los aspectos de transmisión segura y autenticación.