Inicio

El proyecto afronta los retos microelectrónicos que plantean los sistemas de autenticación segura de individuos en contextos de aplicación con restricciones de tamaño físico, potencia disponible, velocidad de operación y generación de ruido así como limitaciones de recursos de cómputo y memoria. Este tipo de restricciones, que ya son severas en el caso de teléfonos móviles, PDAs o dispositivos de identificación por radio frecuencia (RFIDs), lo son aún más si consideramos los estándares (ISO) para tarjetas inteligentes, especialmente sin contactos.

Puesto que un sistema de autenticación es tanto más fiable cuantos más mecanismos de seguridad combine, los sistemas que se abordan en este proyecto combinan biometría con criptografía, de ahí su denominación de cripto-biométricos. Por lo tanto, son sistemas que utilizan los tres grandes métodos de autenticación existentes: el usuario debe poseer algo (el sistema), debe saber algo secreto y debe aportar algo único de su persona.

Los retos microelectrónicos se plantean a todos los niveles. A alto nivel porque los algoritmos tanto criptográficos como biométricos (especialmente estos últimos) son bastante costosos computacionalmente. De hecho, los sistemas empotrados que implementan autenticación biométrica sólo llevan a cabo parte del proceso (lo que se conoce como “match on card”) y, si incluyen seguridad criptográfica, sólo la aplican para las comunicaciones con el exterior. Uno de los grandes objetivos de este proyecto es seleccionar algoritmos adecuados y desarrollar bloques funcionales y procesadores específicos para que el sistema resultante pueda realizar todo el proceso de autenticación (“authentication on card”) proporcionando seguridad, no sólo en las comunicaciones con el exterior, sino en las propias comunicaciones y operaciones internas.

Los retos microelectrónicos también se plantean a bajo nivel porque si los circuitos integrados que dan soporte a los bloques y procesadores específicos no se diseñan robustos frente a ataques colaterales o por vías alternativas (“side channel attacks”), toda la seguridad arquitectural y algorítmica puede derrumbarse. De ahí que otro de los grandes objetivos de este proyecto sea el desarrollo y verificación de familias lógicas y estilos de diseño de circuitos y sistemas integrados digitales que reduzcan posibles ataques por análisis de potencia (SPA y DPA), que son los más típicos y potentes.

Financiado por la Consejería de Economía, Innovación y Ciencia de la Junta de Andalucía y cofinanciación con Fondos Feder de U.E. Código P08-TIC-03674