



Trabajo de Fin de Máster  
”Máster Universitario en Microelectrónica:  
Diseño y Aplicaciones de Sistemas  
Micro/Nanométricos”

**Diseño microelectrónico de bloques integrados  
para generación de energía fotovoltaica**

Arnold Mc Giver Mamani Pachacopa

Juan Antonio Leñero Bardallo

26 de mayo de 2020



# Agradecimientos

Quisiera dedicar estas líneas para agradecer a aquellas personas que de un modo u otro han ayudado a realizar este trabajo.

Un agradecimiento especial a mi tutor de máster y director de esta línea de investigación, Juan Antonio Leñero, que me ha ayudado a llevar a cabo este trabajo final de máster, aportando material útil y dándome soporte en problemas o dudas que iba teniendo.

No quiero olvidar mencionar también a David Palomeque Mangut, quien realizó búsquedas de carácter técnico y el cual estaba previsto que fuese codirector de esta misma línea de investigación pero que por razones de incompatibilidad de contrato no pudo ser. Las búsquedas que realizó han ayudado al desarrollo de este proyecto.

Por otro lado quisiera agradecer a mi novia Nelly Rosa por el apoyo emocional brindado durante este periodo. También quisiera agradecer a mi familia por el apoyo familiar que me brindaron durante este tiempo. Agradecer a mis amigos de la UIB, Jose Crespí y Amilcar Titi por haber estado ahí, aportando valor en lo profesional y personal, y con los que compartí grandes momentos.



# Resumen

Los sistemas de recolección de energía usan habitualmente paneles solares para recolectar. Sin embargo, una tendencia actual poco habitual que ha aparecido recientemente y que se investiga es el diseño de sensores de imagen auto-alimentados que recolectan energía para funcionar. Sin embargo la tensión que producen es insuficiente para alimentar los elementos del mismo sensor. Por esta razón se requiere de un sistema que eleve la tensión recolectada por los sensores. Este sistema es la bomba de carga, un conversor DC-DC.

Los conversores DC-DC presentan diversas topologías, que han ido apareciendo a lo largo de la historia de circuitos integrados, ICs. En este trabajo se presenta un modelo alternativo con un propósito particular: Alimentar circuitos internos de bajo consumo para dar autonomía al sensor de imagen al que se incorporará.

El trabajo se centra en el diseño de una bomba de carga de tipo Dickson que dada sus características son ideales para ser integrados en un sensor de imagen, en concreto en el que tenemos. La bomba de carga eleva la tensión de una batería hasta los 700 mV aproximadamente, tensión suficiente para que los elementos del sensor de imagen puedan funcionar.

Se ha implementado la bomba de carga en tecnología UMC180 donde se ha diseñado los esquemas de sus componentes y su layout. El área total ocupada por la bomba de carga es de  $163,93 \times 175,83 \mu\text{m}^2$ . También se ha realizado análisis de variabilidad y de temperatura para determinar los límites que presenta el diseño. Sin embargo, el diseño de la bomba de carga está ideado para que funcione a temperatura nominal, 27 °C.



# Índice general

Resumen	III
<b>1. Introducción</b>	<b>1</b>
1.1. Objetivos del proyecto . . . . .	2
<b>2. Estado del arte</b>	<b>3</b>
<b>3. Motivación y objetivos</b>	<b>7</b>
<b>4. Diseño y simulación</b>	<b>9</b>
4.1. Detector . . . . .	9
4.1.1. Funcionamiento del detector . . . . .	11
4.1.2. Divisor de tensión . . . . .	11
4.1.3. Etapas inversoras . . . . .	12
4.2. Bomba de carga . . . . .	12
4.2.1. Funcionamiento de la bomba de carga . . . . .	13
4.3. Etapas de la bomba de carga . . . . .	14
4.4. Bloque generador de reloj . . . . .	15
4.4.1. Funcionamiento del bloque generador de reloj . . . . .	15
4.4.2. Oscilador de anillo . . . . .	16
4.4.3. Inversores . . . . .	18
4.4.4. Etapa regeneradora de reloj . . . . .	20
4.5. Interruptor . . . . .	20
4.5.1. Funcionamiento del interruptor . . . . .	21
4.6. Resultados de simulación de la bomba de carga y el detector . . . . .	22
4.6.1. Resultados de Bomba de carga . . . . .	23
4.6.2. Resultados del detector . . . . .	27
<b>5. Layout</b>	<b>35</b>
5.1. Detector . . . . .	36
5.1.1. Divisor de tensión . . . . .	36
5.1.2. Etapas inversoras . . . . .	37
5.2. Bomba de carga . . . . .	39
5.3. Etapas de la bomba de carga . . . . .	41
5.4. Bloque generador de reloj . . . . .	41
5.4.1. Inversores . . . . .	42
5.4.2. Etapa regeneradora de reloj . . . . .	44
5.5. Interruptor . . . . .	44
<b>6. Conclusiones</b>	<b>47</b>

**7. Trabajo futuro****49**



# Índice de figuras

2.1. Bomba de carga ideal - extraído de [1] . . . . .	4
2.2. Señal de reloj de la bomba, $V_{Ck}$ , de carga ideal - extraído de [1] . . . . .	4
4.1. Circuito equivalente de entrada al convertor DC-DC . . . . .	10
4.2. <i>Wake up circuit</i> . . . . .	10
4.3. Funcionamiento del detector - Barrido en DC de 0 a 1.8 V . . . . .	11
4.4. Etapa de entrada del circuito <i>wake up</i> . . . . .	12
4.5. Etapas inversoras del circuito <i>wake up</i> . . . . .	13
4.6. Bomba de carga diseñado con transistores de $W = 10 \mu\text{m}$ y $L = 1 \mu\text{m}$ . . . . .	14
4.7. Funcionamiento de la bomba de carga entre 0 y 500 ms a 1 KHz . . . . .	15
4.8. Bomba de carga de 4 etapas . . . . .	16
4.9. Sistema de 2 etapas con transistores de $W = 10 \mu\text{m}$ y $L = 1 \mu\text{m}$ . . . . .	16
4.10. Reloj de 11 etapas inversoras y una etapa rectificadora con condensadores de 1pF .	17
4.11. Funcionamiento del bloque generador de reloj entre 0 y 500 ms a 1 KHz . . . . .	18
4.12. Modelo de inversor real junto a capacidades externas . . . . .	19
4.13. Oscilador de anillo de 5 etapas . . . . .	19
4.14. Símbolo representativo del sistema reloj . . . . .	20
4.15. Esquema de simulación del sistema reloj . . . . .	20
4.16. Frecuencia de oscilación de 1 KHz con $V_{in} = 400 \text{ mV}$ - resultado de la simulación .	21
4.17. Inversor PMOS de $W=5 \mu\text{m}$ y $L=18 \mu\text{m}$ , NMOS de $W=240 \text{ nm}$ y $L=20 \mu\text{m}$ . . . . .	22
4.18. Símbolo del inversor $W=5 \mu\text{m}$ y $L=18 \mu\text{m}$ , NMOS de $W=240 \text{ nm}$ y $L=20 \mu\text{m}$ . . . . .	22
4.19. Esquema de simulación del inversor del reloj . . . . .	23
4.20. VTC - Resultados de simulación para el inversor del reloj . . . . .	23
4.21. Inversor rectificador PMOS de $W=3 \mu\text{m}$ y $L=1 \mu\text{m}$ , NMOS de $W=2 \mu\text{m}$ y $L=1 \mu\text{m}$	24
4.22. Símbolo del inversor rectificador PMOS de $W=3 \mu\text{m}$ y $L=1 \mu\text{m}$ , NMOS de $W=2 \mu\text{m}$ y $L=1 \mu\text{m}$ . . . . .	24
4.23. Interruptor PMOS de $W=1,5 \mu\text{m}$ y $L=10 \mu\text{m}$ , NMOS de $W=1 \mu\text{m}$ y $L=10 \mu\text{m}$ . . . . .	25
4.24. Símbolo del interruptor PMOS de $W=1,5 \mu\text{m}$ y $L=10 \mu\text{m}$ , NMOS de $W=1 \mu\text{m}$ y $L=10 \mu\text{m}$ . . . . .	25
4.25. Funcionamiento del interruptor entre 0 y 10 ms a 1 KHz . . . . .	26
4.26. Análisis de corners sin variación en temperatura . . . . .	27
4.27. Análisis de corners con variación en temperatura . . . . .	28
4.28. Definición de los corners en el entorno virtuoso . . . . .	29
4.29. Análisis de Montecarlo de la bomba de carga . . . . .	30
4.30. Análisis de corners sin variación en temperaturas- versión original . . . . .	31
4.31. Análisis de corners sin variación en temperaturas- versión modificada . . . . .	32
4.32. Análisis de corners con variación en temperaturas - versión final . . . . .	33
5.1. Vista del layout del detector con todas sus partes integradas - $37,85 \times 19,26 \mu\text{m}^2$ .	36
5.2. Divisor de tensión con transistores PMOS: $W = 480 \text{ nm}$ $L = 2 \mu\text{m}$ y $NF = 2$ . . . . .	37

---

5.3. Inversor con PMOS: $W = 200\text{u}$ , $L = 220\text{n}$ y $NF = 10$ ; y NMOS: $W = 1\text{u}$ y $L = 5\text{u}$	38
5.4. Inversor con PMOS: $W = 36\ \mu\text{m}$ , $L = 250\ \text{nm}$ y $NF = 10$ ; y NMOS: $W = 660\ \text{nm}$ y $L = 300\ \text{nm}$	39
5.5. Vista del layout final de la bomba de carga - $163,93 \times 175,83\ \mu\text{m}^2$	40
5.6. Vista de layout de las dos etapas de la bomba de carga	42
5.7. Vista de layout del generador de reloj - $163,93 \times 175,83\ \mu\text{m}^2$	43
5.8. Vista de layout del inversor integrado del generador de reloj	44
5.9. Vista de layout del inversor rectificador integrado del generador de reloj	45
5.10. Vista de layout del interruptor	46

# Capítulo 1

## Introducción

Una tendencia actual en el diseño de sensores de imagen es reducir al máximo su consumo de energía. Las razones son obvias: estos sensores suelen formar parte de sistemas más complejos, en muchos casos, teléfonos móviles, drones, instrumentos, etc. por lo que reducir el consumo de los sensores de imagen es crucial para que los sistemas descritos puedan ser autónomos.

Particularmente, aprovechando el hecho de que los sensores de imagen están iluminados, han sido varios los autores que han propuestos sensores de imagen auto-alimentados que puedan recolectar energía luminosa para disminuir su consumo e incluso ser autónomos. [2], [3], [4], [5], [6], [7] y [8]. Para ello, los diodos que forman parte de los píxeles deben funcionar como celdas fotovoltaicas cuando captan energía. En esos casos, los niveles de tensión que se pueden generar son típicamente bajos [0.3 - 0.45][V] con niveles de iluminación estándar. Estos valores no son compatibles con el funcionamiento de la mayoría de los circuitos que forman parte de los sensores de imagen, ya que son cercanos a las propias tensiones umbrales de los transistores. Por tanto, se hace necesario en muchos casos elevar la tensión a valores compatibles con el funcionamiento de circuitos CMOS que no requieran una operación en inversión débil. Para ello, los convertidores DC-DC son una herramienta ampliamente conocida y utilizada para múltiples aplicaciones.

Un modelo particular de convertidor es la bomba de carga, proyecto que se ha llevado a cabo. Debido a la clasificación que se realiza de los convertidores en [1] la bomba de carga es un *Capacitive DC-DC converter*, se han usado en el diseño sólo capacidades y interruptores, *switches* para implementarlo.

Por otra parte, además de ser adecuados para la implementación en ICs debido a uso de capacidades, estos circuitos se han implementado en numerosos diseños, como *switched-capacitors*, reguladores de voltaje, SRAMs, etc. [9], [10], [11] y [12]. O también en otros diseños como [13] y [14]. Estos circuitos han permitido atender las diferentes necesidades de los circuitos mencionados. Sin embargo en este proyecto se muestra un modelo similar en diseño pero con funcionamiento distinto. Los circuitos alimentados vistos son de bajo consumo, en torno a los 1.5 V, [9], pero el de este trabajo lo es aún más ya que la bomba de carga eleva la tensión por encima de los 600 mV, tensión suficiente para alimentar los circuitos que tenemos en mente.

Los circuitos que queremos alimentar requieren bajo nivel de tensión y son objetivos particulares debido a que el circuito se incorporará a un proyecto mayor, que requiere una alimentación determinada. Niveles de voltaje de salida sobre los 600 mV es lo que la bomba de carga es capaz de producir y está ideado para funcionar con temperaturas cercanas a la nominal, como se demostrará al final de esta memoria.

Para realizar el proyecto se han usado herramientas de diseños asistidos por ordenador, *CAD tools*. El entorno CADENCE fue la herramienta usada, para hacer los esquemático y el layout así también los análisis de simulación. A medida que los diseños crecen en tamaño la herramientas de CAD son muy útiles ya que permiten realizar abstracciones que resultan muy útiles en las primeras etapas

de diseño.

Todos los elementos usados pertenecen a la tecnología UMC180nm, transistores de 1.8V y capacidades MiM. Para las simulaciones además se han empleado fuentes de tensión, nodos de tierra y algún esporádico elemento pasivo como resistencias y capacidades de la librería analogLib. Aunque no se puedan integrar debido a que son ideales, estos últimos elementos se han usado en ocasiones puntuales para estudiar algunas características o para realizar algunas pruebas extraordinarias.

En el capítulo 1 Introducción, se da una visión general del proceso de desarrollo de este proyecto, comentando algunos aspectos de la bomba de carga. El capítulo 2 Estado del arte se da un repaso a la literatura que hay detrás de este proyecto. El capítulo 3 Motivación y objetivos se explica la necesidad de este proyecto. En el capítulo 4 Diseño y simulación se da una información más detallada del desarrollo del proyecto, describiendo los componentes relevantes, la relación existente entre componentes, algunas consideraciones de diseño y también se muestra los resultados producidos en las simulaciones. En el capítulo 5 Layout se describe la siguiente etapa de desarrollo: creación de los componentes a nivel físico y se comenta la implicación que tiene esta fase en la reducción de área. Finalmente los dos últimos capítulos 6 Conclusiones y 7 Trabajo futuro resumen los resultados obtenidos, las limitaciones encontradas en el diseño y las conclusiones extraídas de todos capítulos además abren posibles vías de desarrollo que se pueden seguir a partir de este proyecto.

## 1.1. Objetivos del proyecto

En concreto, en el presente trabajo se propone la implementación de un conversor DC-DC optimizado para el ámbito de aplicación descrito: hacer que los valores de tensión acumulados en una batería por parte de un sensor de imagen, puedan ser elevados y reutilizados para alimentar parte de la circuitería de un sensor de imagen.

En concreto, en este trabajo se propone como objetivo el diseño de una etapa de conversión DC-DC optimizada para la situación de partida descrita. La etapa de conversión es capaz de detectar cuándo se alcanza un nivel de tensión suficientemente alto en la batería para poder elevarlo. Una vez hecho esto, de forma autónoma, convierte la tensión de entrada a un valor de tensión compatible con la operación del resto de circuitos disponibles.

Las tareas concretas que han abordado el TFM han sido las siguientes:

- Diseño de un detector de nivel de tensión.
- Diseño de un conversor de tipo Dickson, optimizado para la aplicación propuesta.
- Diseño de un oscilador en anillo que controle la operación del conversor, sin necesidad de introducir señales de control externas.

Todos los bloques descritos, han sido diseñados en la tecnología de fabricación UMC180nm.

## Capítulo 2

# Estado del arte

Diferentes estudios acerca del funcionamiento de convertidores DC-DC se han llevado a cabo a lo largo de la historia. También se han visto diversas topologías y estrategias de diseño como las que se muestran en [1], principalmente convertidores DC-DC capacitivos. Aunque existen estructuras que no utilizan capacidades para implementar convertidores DC-DC no son de mucha utilidad en circuitos integrados, IC, ya que su implementación en silicio es más complicada. Estas topologías también son conocidas como convertidores DC-DC inductivos y se hace alusión a ellas en [15].

Existen tres clasificaciones de la bomba de carga, las lineales, las exponenciales y las de fibonacci [15]. La bomba de carga es un tipo de convertidor DC-DC que pertenece al grupo de convertidores lineales. Estos convertidores se encargan principalmente de elevar la tensión de entrada transfiriendo carga eléctrica desde la entrada hasta la carga de salida a través de sus etapas.

Una clasificación diferente atendiendo a la naturaleza de los elementos constitutivos de los convertidores DC-DC existe. Se pueden clasificar en dos categorías: capacitivos o inductivos [1].

Los convertidores capacitivos tienen, como su nombre lo indica, capacidades e interruptores en su estructura. Una topología que se diferencia de los tradicionales convertidores DC-DC que usaban inductores. Además el uso de capacidades permite una mejor integración en el silicio. Por otro lado se tienen los convertidores inductivos, integrados por inductores. La principal razón de que no sean adecuados para su implementación en silicio se debe a que resultan más difíciles de integrar debido a la complejidad de su estructura en ICs.

Dentro de la clasificación de los convertidores capacitivos se tienen varias topologías que han ido apareciendo a lo largo de los años. Topologías como la bomba de carga Dickson, "The bootstrap charge pump", la bomba de carga doble o la bomba de carga serie paralelo existen en la literatura, [1]. Todas estas estructuras usan capacidades pero con algunas diferencias en su ubicación. Además nacen con la finalidad de mejorar algunas limitaciones que presenta este tipo de convertidores, como por ejemplo mejorar la eficiencia, reducir el ripple que presenta el voltaje de salida, eliminar señales de control excesivas, aliviar las caídas de tensión elevadas presentes en los nodos de los interruptores, etc.

El diseño básico de una bomba de carga está compuesta por una capacidad de bombeo, unos interruptores que tienen fases opuestas, un señal de reloj que tiene una amplitud similar al voltaje de suministro de potencia, VDD, y una carga representada por capacidad de salida también conocida capacidad de bulk y un generador de corriente, IL, figuras [2.1] y [2.2].

El primer modelo de bomba de carga conocido fue el Dickson y fue el primero en demostrar que podía ser integrado en silicio. Este primer modelo de la bomba de carga usaba diodos en lugar de interruptores. Otros modelos posteriores sustituyen los diodos por diodos MOS, los cuales también se implementaron en silicio.

La bomba de carga Dickson es un convertidor DC-DC capacitivo que está formado principalmente por capacidades e interruptores. Los interruptores normalmente son diodos que polarizados en di-




Figura 2.1: Bomba de carga ideal - extraído de [1]




Figura 2.2: Señal de reloj de la bomba,  $V_{Ck}$ , de carga ideal - extraído de [1]

recta permiten el paso de la carga eléctrica a las etapas posteriores. Sin embargo presenta algunas limitaciones en su eficiencia y una reducción en su voltaje de salida debido a que existen pérdidas en el voltaje. Cuando un diodo está polarizado en directa hay una pérdida en el voltaje debido a la tensión umbral del diodo. La pérdida total de voltaje es de  $(N + 1) \times V_y$ , siendo  $V_y$  el voltaje umbral del diodo y  $N$  el número de etapas. El problema empeora en suministros de potencias bajos ( $V_{DD}$  cercano a la tensión umbral), por esta razón no es una topología práctica para aplicaciones actuales. Por otra parte la ventaja que presenta se debe a que se evita la necesidad de controlar los interruptores por tanto se eliminan señales de control excesivas.

En relación con las características principales de diseño de una bomba de carga existen algunas relevantes como el número de etapas, el área que ocupará en el silicio y el consumo de corriente. Además otras características adicionales resultan de interés en el caso de cargas puramente capacitivas como el tiempo de subida o el consumo de carga durante el tiempo de subida. Algunas estrategias de diseño de bombas de carga se muestran en [1], donde se busca encontrar un número de etapas óptimo que minimice alguna de las características principales como el área, el consumo de corriente o carga y el tiempo de subida.

En la literatura se pueden encontrar diversas aplicaciones de la bomba de carga, en diferentes campos como en [9], [10], [11] y [12]. También en el campo de sensores de imagen vemos algunas implementaciones, [2], [3], [4], [5], [6], [7] y [8]. En esos trabajos existen diversos desarrollos de

sensores de imagen combinados junto a sistemas de recolección de energía que usan fotosensores para la recolección. Por otro lado también se tienen algunos desarrollos de la bomba de carga Dickson en [16], [17], [18] y [19], con topologías diferentes y en algún caso orientadas a un objetivo particular como en el caso [17], donde se recolecta energía termoeléctrica.

Un sistema de recolección de energía es un sistema que recolecta energía proveniente de fuentes externas como la luz a través de fotosensores que convierten la energía lumínica en eléctrica. Diversos sistemas de recolección con topologías diferentes existen. Los sensores de imagen son un grupo que se encarga de recolectar energía al mismo tiempo de captar imágenes. El principal problema que presentan estos sistemas es que la tensión generada por los fotosensores suele ser muy bajo como para alimentar otros circuitos. Por esta razón tiene tanta importancia la bomba de carga, que se encarga de elevar la tensión a unos valores aceptables como se ha mencionado.

Los objetivos que tienen los sistemas de recolección varían dependiendo de lo que se quiera hacer con la energía almacenada. Una postura que lleva manteniendo estos sistemas en relación a sus objetivos es la de ser autónomos y de bajo consumo. De ahí que diversos estudios se hayan llevado a cabo. En [4] vemos como se pretende mejorar la sensibilidad de los sensores de imagen apilando diodo o en [3] como se pretende sistemas reconfigurables, donde los sensores puedan configurarse para recolectar energía o captar imágenes [2]. Todos estos sensores tiene el mismo objetivo, recolectar energía.

En definitiva un sensor de imagen CMOS se encarga de recolectar energía que necesita elevar para poder alimentarse (se consigue autonomía) o alimentar otros circuitos. Esta conversión de energía DC-DC se realiza con bombas de carga capacitivas, en este proyecto. Además como se mencionó la bomba de carga tiene que adecuarse al entorno en el que se integra, debido a las necesidades específicas que pueda tener cada sistema: el grado de autonomía que se quiera conseguir, la alimentación que necesiten los sistemas externos o internos, etc.

En este proyecto se ha buscado conseguir un sistema elevador de tensión, bomba de carga, con un número de etapas mínimo persiguiendo un consumo de corriente bajo pero que sea suficiente para poder alimentar circuitos internos del sensor de imagen al que adherirá debido a que no se ha reportado conversor alguno optimizado en la literatura para el problema de partida que nos hemos planteado.





## Capítulo 3

# Motivación y objetivos

Dentro de un proyecto mayor se encuentra el diseño de la bomba de carga, en concreto dentro de un prototipo de sensor de imagen autoalimentado que nuestro equipo de investigación ha desarrollado. Debido a que las dimensiones de la bomba de carga han de integrarse al sensor de imagen se quiere unas dimensiones lo más bajas posibles. Esto hace que no se pierda de vista las dimensiones que se usan en la etapa de desarrollo de los esquemáticos, ya que ignorarlos podría hacer difícil la reducción de los componentes, transistores y principalmente las capacidades, aun aplicando técnicas de layout.

Por otro lado el consumo de energía por parte del sensor de imagen es puntual debido a que la mayor parte del tiempo está recolectando energía y unicamente cuando captura una imagen se consume la energía almacenada. Por esta razón no se han incluido simulaciones con carga debido al consumo bajo y esporádico del sensor y principalmente por que la operación de la bomba de carga no se ve afectado.

Con este trabajo se pretende conseguir alimentar circuitos del sensor de imagen con el propósito de dar autonomía a todo el sistema. Por tanto conseguir una tensión de salida lo suficiente como para alimentar los circuitos del sensor es primordial. Se conoce de antemano las necesidades de alimentación de los circuitos internos del sensor, siendo estos de bajo consumo, por lo que la tensión de alimentación que requieren son bajos. En resumen, en todo el proceso de desarrollo de este proyecto se pretende conseguir una bomba de carga en tecnología UMC180nm con una tensión de salida el doble de la tensión de entrada teniendo presente su dimensión total. Además de no salirse fuera de la frecuencia de trabajo del reloj, que es en torno a los 1 KHz.

Para el desarrollo del trabajo se usó herramientas de CAD y libros de apoyo así como artículos de otros investigadores, referenciados en la bibliografía, para el análisis teórico. La herramienta de CAD CADENCE se usó para realizar simulaciones de comportamiento de modelos de la bomba de carga que se iban probando. Así también como la creación de esquemáticos de los elementos que componen la bomba de carga a nivel eléctrico. El desarrollo posterior a la validación a nivel funcional de la bomba de carga se llevó a cabo también en el mismo entorno, creación del layout. Una parte que comprende el desarrollo del layout de los componentes es la verificación de las reglas de layout, *Design Rule checking*, y a la cual no se hace demasiada alusión en este proyecto pero que forma parte del desarrollo, las cuales son superadas con éxito. Otra parte que también merece observación es la verificación *post-DRC*, *Layout vs Schematic*, que también se supera con éxito. Por tanto los resultados que se muestran en relación a los layouts de los componentes se deben entender como layouts válidos y libre de errores.

La etapa final después de haber superado las fases de diseño es la comprobación de la funcionalidad de la bomba de carga frente a variaciones en el proceso de fabricación. En este sentido se realizan simulaciones adicionales atendiendo principalmente a las variaciones en la funcionalidad, corrigiendo en algunos casos aquellos que den problemas. Dos tipos de análisis de la variabilidad

se llevan a cabo: análisis de corners y análisis de Montecarlo. Adicionalmente se realiza un análisis de corners con variación en temperatura para observar el comportamiento de la bomba de carga y sacar algunas conclusiones.

Teniendo claro los objetivos y habiendo indicado el camino que se sigue para su consecución queremos recalcar que se quiere alimentar circuitos de bajo consumo del sensor de imagen con el fin de darle autonomía. La necesidad de este proyecto como se ha mencionado se debe a que no existe convertor optimizado reportado para nuestro propósito. Se quiere por tanto fabricar el diseño completo y probarlo en situaciones reales, viendo en que situaciones el sensor de imagen autoalimentado necesita el convertor DC-DC para poder operar, y si es posible nos gustaría publicar los resultados experimentales obtenidos en el futuro.

# Capítulo 4

## Diseño y simulación

El diseño de la bomba de carga, un tipo de convertor DC-DC, se divide en partes que tienen una funcionalidad específica. Las partes son en sí componentes del diseño los cuales requieren un trato separado para su mejor comprensión.

Las partes principales de la bomba de carga son:

- Dos etapas de conversión de DC a DC, que además elevan la tensión de entrada
- Un reloj, que genera una señal oscilante.
- Un detector, que permite controlar el inicio de la conversión.
- un interruptor, que controla la frecuencia de muestreo.

Estos componentes integrados en el diseño forman la bomba de carga. La figura [4.6] muestra una representación del diseño. Una explicación más detallada sobre los componentes se hallan en las secciones 4.2 Bomba de carga, 4.3 Etapas de la bomba de carga, 4.4 Bloque generador de reloj, 4.1 Detector y 4.5 Interruptor de este capítulo.

En la figura [4.1] vemos la ubicación del diseño de la bomba de carga dentro de un marco más global, donde se aprecia su relación con otros diseños. A la izquierda tenemos una celda fotovoltaica y una batería, y a la derecha un circuito externo, que son los elementos del sensor de imagen, al cual alimenta la bomba de carga.

Se usa el diodo como celda fotovoltaica, la cual genera una corriente y a su vez carga un condensador cuando se ilumina. Para almacenar esta corriente se usa el condensador de salida, previo paso por el convertor DC-DC, que actúa como batería. La energía almacenada se usará para alimentar el circuito auto-alimentado que como se comentó consume energía de forma esporádica y que por esto no se simula su efecto.

La parte derecha es un circuito externo, la cual requiere una adecuada tensión para funcionar y es la razón principal de este proyecto.

La tecnología usada para implementar el proyecto es la tecnología UMC180, dentro del entorno de CADENCE. Esta herramienta de CAD permite realizar simulaciones como las que se muestran en algunos capítulos para ilustrar el funcionamiento de algún componente o para comentar algunos resultados relevantes en la fase de realización de los esquemáticos.

### 4.1. Detector

Todos los componentes que se verán son esenciales y representan el núcleo de la bomba de carga. Se ha diseñado cada componente pensando siempre en el resto de componentes a los que se




Figura 4.1: Circuito equivalente de entrada al conversor DC-DC

conecta. Sin embargo un componente adicional es necesario para poder proteger el circuito de un mal funcionamiento, conocido en la literatura como *Wake up circuit*, [20], al que se denomina aquí como detector.

La función que cumple este elemento es de conexión y desconexión de la batería que hay en la entrada con el resto de circuitos cuando se alcanza un determinado nivel de tensión por encima de 400 mV. La razón se debe principalmente a que por debajo de este límite el conversor DC-DC no funciona por ese motivo este sistema es necesario.

Un mal funcionamiento sucede cuando la tensión de entrada que necesita la bomba de carga no es suficiente como para poder alimentar todos los componentes. Por lo tanto es vital disponer de la tensión suficiente para operar con normalidad.

Para evitar un mal funcionamiento se hace necesario fijar las condiciones que tiene que tener la fuente de alimentación de la bomba de carga. Se ha impuesto el límite de voltaje en 400 mV. Este es el límite de referencia de la bomba de carga. En la figura [4.2] se observa la representación esquemática del detector junto con las dimensiones de los transistores. Las partes del detector se explican en la subsecciones 4.1.2 y 4.1.3 con más detalles.




Figura 4.2: *Wake up circuit*

### 4.1.1. Funcionamiento del detector

Con el fin de entender el funcionamiento del circuito *wake up* se introduce una representación mediante simulación. En la figura [4.3] se observa los resultados de simulación para un barrido en DC de la tensión de entrada del detector. La forma de la tensión de salida del detector muestra el funcionamiento que tiene para cada valor de tensión de entrada.

El delimitador separa dos zonas de operación: *Zona de funcionamiento normal* y *zona de desconexión*. La primera zona muestra que para cada valor de entrada superior a 400 mV el circuito opera con normalidad, parte lineal. En este proyecto operaremos con un batería de 400 mV por lo que el resto de resultados se muestran a modo de ejemplo. Por otro lado en la zona de desconexión, inferior a 400 mV, la bomba de carga está desconectada. En esta última parte observamos una forma de salida no lineal con valores que se encuentran en unos umbrales de tensión bajos. Consideramos estos umbrales de tensión como valores que mantienen los componentes de la bomba de carga desconectados y por tanto también la bomba de carga.




Figura 4.3: Funcionamiento del detector - Barrido en DC de 0 a 1.8 V

### 4.1.2. Divisor de tensión

El divisor de tensión como su propio nombre lo indica divide la voltaje de entrada. Sin embargo a diferencia de los divisores convencionales que constan de resistencias que tienen un comportamiento lineal, los transistores, actuando como resistencias, son no lineales. La no linealidad hace difícil predecir su comportamiento con ecuaciones lineales y hace necesario usar sistemas de ecuaciones de segundo grado que representen fielmente el comportamiento.

El divisor de tensión usa, al igual que el resto de componentes, la fuente principal de entrada para alimentarse. Se pretende usar una misma fuente de alimentación para el todos los componentes. La salida de tensión que se obtiene es una parte de la fuente de alimentación y conecta con las etapas inversoras. La salida de tensión está modelada por las dimensiones de los transistores y su particular forma de conexión. En la figura [4.4] se puede ver representado el divisor de tensión. Algo a destacar de este componente es la dimensión que tiene uno de sus transistores. Su tamaño es excesivo en comparación con los tamaños de los transistores del diseño principal. Este hecho se debe a que para conseguir la salida deseada fue necesario ajustar las dimensiones. Sin embargo,




Figura 4.4: Etapa de entrada del circuito *wake up*

este exceso en las dimensiones se reducen utilizando técnicas de layout. Esta reducción se verá en la subsección 5.1.1 Divisor de tensión dedicado al layout.

### 4.1.3. Etapas inversoras

Una vez pasada la etapa del divisor de tensión se sigue a las etapas inversoras, que cuenta con dos. En la figura [4.5] vemos la disposición de las etapas. Cada una de estas etapas cumple una función que se detalla a continuación.

La primera se diseña para que se active (a nivel bajo) con un nivel de tensión determinado. En este caso, su salida se activa cuando la salida del divisor resistivo supere un determinado nivel.

El último inversor tiene su salida activa a nivel alto cuando el inversor que le precede está activo a nivel bajo. Este último inversor conecta nuestra batería con el resto de circuitos que siguen al bloque *wake up*. Por ello, se dimensiona el transistor PMOS con una  $W$  muy grande, para que permita un paso de corriente alto, si es necesario.


## 4.2. Bomba de carga

El objetivo de la bomba de carga [15] es elevar la tensión de entrada a un valor que sea compatible con el funcionamiento de los circuitos que se pretende auto-alimentar.

El número de etapas elegido es suficiente para alimentar circuitos de bajo consumo que se han diseñado y a los cuales se pretende alimentar. En concreto se alimenta transistores de 1.8 V y además este sensor está ideado para ser compatible con voltajes por encima de 0.6 V.

Como el diseño consta de 2 etapas de conversión la salida se incrementará al doble de la tensión de entrada menos el doble de la tensión umbral,  $V_t$ , si estas tienen el mismo valor (ecuación 4.1). La tensión umbral de los transistores se puede calcular con la ecuación 4.2, donde los la tensión  $V_{SB}$  es la tensión entre los terminales de fuente o source y el sustrato o bulk de los transistores. Las ecuaciones que modelan la relación entrada/salida del conversor son:

$$V_{out} = 2 * V_{in} - (V_{t1} + V_{t2}) \quad (4.1)$$

Figura 4.5: Etapas inversoras del circuito *wake up*

$$V_T = V_{TO} + \gamma[\sqrt{\phi_B + V_{SB}} - \sqrt{\phi_B}] \quad (4.2)$$

Por su parte el interruptor, es semejante a llaves de paso que redistribuyen la carga de los condensadores para subir su tensión. Un sistema de apertura y cierre de corriente que tiene una frecuencia determinada por el reloj. Esta frecuencia está fijada por diseño y tiene su efecto en la tensión de salida de la bomba de carga.

Otro componente a destacar es el reloj, su principal función es generar una señal oscilante a una frecuencia determinada por el diseño. Su estructura se detalla en la sección 4.4.

Cómo se puede observar tanto el reloj como el interruptor son alimentados por la misma fuente de alimentación previo paso por el detector. Esta configuración permite aprovechar una única fuente de suministro de energía como suministrador principal de todos los componentes.

Para poder administrar el suministro de energía y controlar la puesta en funcionamiento de la bomba de carga se usa un componente adicional, el detector, que en la literatura se conoce como *'wake up circuit'*. El detector tiene fijado por diseño una tensión de referencia a partir de la cual permite el paso de la corriente y por tanto el funcionamiento del sistema entero.

Todos estos elementos se pueden observar en la figura 4.6 y se explicarán con más detalles en las secciones posteriores.

### 4.2.1. Funcionamiento de la bomba de carga

La bomba de carga en la *zona de funcionamiento normal* carga el condensador de salida como se muestra en la figura [4.7]. En cada ciclo de reloj la tensión de salida se incrementa hasta alcanzar el valor máximo. La bomba de carga alcanza los 692.177 mV a una frecuencia de 1 KHz. La tensión de entrada que alimenta todos los componentes es de 400 mV. Por otra parte en la *zona de desconexión* la salida de la bomba de carga se encuentra a nivel bajo debido a que los componentes no tienen la tensión que necesitan para funcionar.

En la figura [4.7] vemos que la bomba de carga tarda un tiempo en alcanzar su valor máximo. Este tiempo de carga se considera suficiente para nuestro propósito. Además de esto se ha de aclarar que el funcionamiento de la bomba de carga es dependiente en frecuencia, por lo que puede mostrar un funcionamiento diferente a otras frecuencias, pero que en el ámbito de este proyecto se trabajará a 1 KHz.




Figura 4.6: Bomba de carga diseñado con transistores de  $W = 10 \mu\text{m}$  y  $L = 1 \mu\text{m}$

### 4.3. Etapas de la bomba de carga

Una de las partes más interesantes y principales de la bomba de carga son sus etapas. Como se explicó anteriormente se puede añadir tantas etapas como se desee con el objetivo de conseguir una conversión más elevada. La figura [4.8] muestra una configuración con 4 etapas donde un transistor junto a un condensador forman una etapa.

Para conseguir el funcionamiento adecuado de este componente hay que añadir un sistema que controle el flujo de corriente que pasa por los transistores. Este sistema de control se realiza mediante interruptores que se encargan de cargar y descargar los condensadores. Por ejemplo el condensador C3 y C1 de la figura [4.8] se cargan o descargan en el mismo ciclo de reloj pero el condensador C2 lo hace en el siguiente ciclo.

El condensador  $C_{out}$  a diferencia del resto de condensadores solamente se carga ya que ninguna conexión de sus puertos oscila. Toda la corriente que pasa por los transistores llega a este condensador. La carga total almacenada es  $Q = C_{out} * V_{out}$

La tensión de salida de cada etapa es  $V_{out_n} = V_{in} - V_{thn}$ , donde  $n$  representa la etapa y  $V_{th}$  la tensión umbral del transistor. Cada tensión de salida se suma al voltaje de salida anterior, resultando una tensión de salida para un sistema de 4 etapas como el de la figura [4.8]:

$$V_{out} = 4 * V_{in} - (V_{th1} + V_{th2} + V_{th3} + V_{th4}) \quad (4.3)$$

En este trabajo se ha usado transistores NMOS, N\_18\_MM de la tecnología UMC180nm. Los transistores pertenecen a la librería UMC\_18\_CMOS y el valor de tensión umbral,  $V_{th}$ , es de 400 mV aproximadamente. Esta tensión, sin embargo, es menor debido a que el source y el bulk no están conectados haciendo con esto reducir la tensión umbral de los transistores (ecuación 4.2). La ecuación 4.3 es un modelo representativo de la tensión de salida producto de un análisis estático pero no indica el tiempo que le llevará al sistema alcanzar la tensión estática. La modelización de este tiempo de estabilización es la que de cierta forma fijará las dimensiones de los transistores y la capacidad de salida incluso pudiendo darse situaciones donde la tensión de salida sea inferior a la de la ecuación 4.3 o peor aún la tensión de salida este a cero.

En este proyecto se ha usado un sistema de 2 etapas, un sistema más simplificado que pretende suministrar una tensión de salida lo justo para poder alimentar transistores de 1.8 V. Además este sensor está ideado para ser compatibles con voltajes por encima de los 0.6 V. La figura [4.9] muestra las dimensiones de los transistores y condensadores usados en el sistema de 2 etapas de la bomba de carga.






Figura 4.7: Funcionamiento de la bomba de carga entre 0 y 500 ms a 1 KHz

La bomba de carga toma un voltaje de entrada de 400 mV. Se ha diseñado de esta manera, permitiendo sólo el paso de tensiones por encima de 400 mV, porque es el caso más desfavorable. Esta tensión se convierte usando la ecuación 4.3 mencionada anteriormente. El valor del voltaje de entrada se ha usado para conseguir un voltaje de salida por encima de los 0.6 V mencionado en el párrafo anterior.

## 4.4. Bloque generador de reloj

Una vez determinadas el número de etapas y determinado el mecanismo de control del flujo de corriente (sección 4.5) por esas etapas es necesario un sistema que gobierne este mecanismo. Un sistema de control que permita la entrada y salida de corriente al que denominamos reloj.

El reloj no es más que un oscilador que opera a una frecuencia impuesta por el diseño. Diversas alternativas de implementación se han valorado antes de decidir emplear un diseño particular. La opción más viable desde el punto de vista de diseño es el oscilador de anillo. Previamente a la elección de la estructura del oscilador, se pretendía conseguir una frecuencia de oscilación baja, del orden de KHz, para reducir las pérdidas de la bomba de carga. Por tanto la estructura de anillo satisfacía las pretensiones. La figura [4.10] muestra la implementación realizada. Para que el generador de reloj opere adecuadamente es necesario que cumpla ciertas condiciones como que reciba la suficiente tensión en los puertos de alimentación de sus inversores, VDDA. Estas condiciones se ven aliviadas gracias al componente detector, (*'wake up circuit'*), que se encarga de asegurar la correcta alimentación de sus inversores y por tanto activar el generador. Este componente se explica en la sección 4.1 Detector.

### 4.4.1. Funcionamiento del bloque generador de reloj

La función principal del generador de reloj es producir una onda periódica con una frecuencia determinada por las dimensiones de sus componentes. En la figura [4.11] vemos la salida del generador de reloj. Se puede apreciar que la frecuencia de oscilación es de aproximadamente 1 KHz. La oscilación se encuentra comprendida entre 400 mV y 0 V por construcción debido a que se halla conectada a una fuente de alimentación de 400 mV. En este proyecto se ha optado por una amplitud pico a pico de 400 mV.





Figura 4.8: Bomba de carga de 4 etapas

Figura 4.9: Sistema de 2 etapas con transistores de  $W = 10 \mu\text{m}$  y  $L = 1 \mu\text{m}$ 

#### 4.4.2. Oscilador de anillo

El oscilador de anillo, [21], [22] es una estructura compacta y funciona bien a frecuencias bajas de operación con un consumo reducido que la hacen ideal para este proyecto.

Primeramente está formada por inversores que son relativamente sencillos de diseñar dado que su estructura es muy conocida. El conocimiento previo del funcionamiento de un inversor facilita conocer la salida que tendrá el reloj. En segundo lugar la conexión en serie de inversores permite un análisis menos exhaustivo de este y permite intuir más rápidamente su frecuencia de oscilación. Debido a que la frecuencia de oscilación de oscilador de anillo está relacionada con el tiempo de propagación del inversor,  $t_p$ , y el número de etapas inversoras,  $N$ , la frecuencia de oscilación,  $F$ , inversa del periodo, se puede determinar mediante la siguiente ecuación:

$$T = 2 * t_p * N \quad (4.4)$$

El tiempo de propagación,  $t_p$ , es un parámetro conocido del inversor y se puede obtener mediante el estudio de sus características, [22]. Este parámetro está relacionado con la resistencia equivalente




Figura 4.10: Reloj de 11 etapas inversoras y una etapa rectificadora con condensadores de 1pF

de los transistores,  $R_{eq}$ , y la capacidad intrínseca de salida del inversor,  $C_{out}$ , como se muestra en la ecuación 4.5

$$t_p = \frac{1}{R_{eq} * C_{out}} \quad (4.5)$$

La resistencia equivalente del inversor no es más que la media de la resistencia equivalente del transistor NMOS y PMOS. Ambos transistores dependen de sus dimensiones así como de la alimentación que reciben por lo que sus valores suelen estar tabulados.

$$t_p = \frac{R_{eqNmos} + R_{eqPmos}}{2} \quad (4.6)$$

Por otra parte tenemos la capacidad intrínseca de salida del inversor que al igual que la resistencia de salida suele estar tabulado. El valor y concepto de esta capacidad no es más que una simplificación de las capacidades presentes en los transistores con el fin de poder determinar algunas de sus características, con lo cual el valor de esta capacidad es una aproximación. Este concepto nos permiten poder añadir capacidades externas,  $C_{ext}$ , con el propósito de variar alguna de sus características. Observar la figura [4.12], donde el modelo de un inversor real se acopla a una capacidad externa. En ámbito de este proyecto se ha pretendido variar el tiempo de propagación,  $t_p$ .

$$C_{out} = C_{int} + C_{ext} \quad (4.7)$$

Como se ha explicado hasta el momento, las ecuaciones 4.5, 4.7 y 4.6 sirven como base para modificar el periodo del generador de reloj modelado en la ecuación 4.4 y con ello su frecuencia de oscilación,  $F$ .

En la figura [4.13] vemos una vista reducida del oscilador de anillo usado, en la cual se puede apreciar solamente cinco etapas inversoras. Cabe destacar que para que oscilador pueda operar es necesario cumplir un par de condiciones: El número de etapas debe ser superior a cinco y el número de etapas debe de ser impar. Una de las ventajas de usar esta estructura es su facilidad de implementación ya que dispone de 2 parámetros que se pueden ajustar como son el número de etapas y su tiempo de propagación,  $t_p$ , con el fin de modificar la frecuencia de oscilación, ecuación 4.4. El uso de condensadores en este tipo de estructuras es beneficiosa ya que permite incrementar o reducir el  $t_p$  debido a la relación directa que tienen los condensadores de salida con la capacidad intrínseca de salida del inversor, [22] y [23].

Por otra parte una de las desventajas que presenta es que una vez fijada la frecuencia del reloj no es posible reajustar o variar la frecuencia debido a que las dimensiones de los transistores y capacidades son fijas. Sin embargo, es posible añadir esta funcionalidad al diseño pero que no se ha realizado porque se quiere que el diseño tenga un consumo de energía mínimo.

Dicho esto último, para poder conseguir una oscilación fija de 1 kHz se ha usado condensadores de 1 pF e inversores que se detallarán en la subsección 4.4.3. En relación con los condensadores, se ha preferido unas capacidades con valores mínimos con el fin de tener dimensiones de capacidades lo más pequeñas posibles. Por lo tanto los transistores de estos inversores han tenido la mayores




Figura 4.11: Funcionamiento del bloque generador de reloj entre 0 y 500 ms a 1 KHz

modificaciones.

Para poder observar la frecuencia de oscilación se configura por separado el componente reloj. En la figura [4.14] vemos el símbolo asociado a este componente y en la figura [4.15] el esquema utilizado para realizar la simulación. Con la configuración preparada se realiza un análisis transitorio con una fuente de tensión de entrada equivalente a la fuente principal de alimentación. Como se ha comentado se quiere que todos los componentes sean alimentados por una sola fuente. La figura [4.16] muestra el resultado de la simulación.

Cabe aclarar aquí que para conseguir que la simulación se ejecute correctamente, se ha añadido un condensador de 1 fF con carga inicial a 400 mV conectado a la salida del primer inversor en paralelo a su capacidad de 1 pF, figura [4.10]. La razón se debe a que el oscilador de anillo para ser simulado necesita una fuente de entrada, que no existe, al estar todos los inversores en un anillo. La adición de este condensador cargado actúa de fuente de entrada y no representa un problema en el diseño final ya que este condensador es omitido, sólo existe con fines de simulación. En la sección dedicada al layout, sección 5.4 Bloque generador de reloj, se verificará que sólo están presente los elementos que se acabarán fabricando.

#### 4.4.3. Inversores

Como hemos mencionado los inversores que forman parte del reloj se dimensionarán con el fin de conseguir la frecuencia de oscilación de 1 KHz manteniendo las capacidades de 1 pf mencionadas en la subsección 4.4.2 Oscilador de anillo. La figura [4.17] muestra la representación esquemática del inversor junto con las dimensiones usadas.

La elección de las dimensiones de los transistores es una de los retos de este proyecto ya que como se




Figura 4.12: Modelo de inversor real junto a capacidades externas




Figura 4.13: Oscilador de anillo de 5 etapas

comentó en la subsección 4.4.2 Oscilador de anillo es uno de los parámetros que se puede modificar para conseguir la frecuencia de oscilación deseada. Diferentes tamaños se han considerado incluso tamaños cercanos al máximo permisible por la tecnología UMC180 con el propósito de mantener unos tamaños de capacidades externas mínimas. La solución para las dimensiones que se muestra en la figura [4.17] son aquellas que consiguen la frecuencia de oscilación de 1 KHz manteniendo unas capacidades bajas.

Por otro lado y como soporte visual, el símbolo que representa este componente es el de la figura [4.18]: Se puede observar que los inversores tienen una conexión a VDD y VSS. Estas conexiones en el marco general del diseño son conexiones a la fuente de entrada y a tierra respectivamente. Esto es así porque se quiere usar una única fuente que suministre energía a todos los componentes. Algunas características de los inversores pueden ser interesantes de conocer como la característica de transferencia de voltaje, VTC, la cual muestra la relación entre el voltaje de salida y el voltaje de entrada. Para ello es necesario realizar una simulación para la cual se necesita configurar un esquema previamente. La figura [4.19] muestra el esquema de simulación utilizado del inversor de la figura [4.17]. Este sistema realiza un barrido en DC, la fuente de entrada varía de 0 a 400 mV produciendo una salida en función de la entrada. La figura [4.20] muestra el resultado de la simulación del barrido. La figura representa el VTC del inversor. Como se puede observar la curva está desplazada hacia la izquierda respecto de su centro. Este hecho tiene sus ventajas y desventajas en el diseño del inversor. Suele desearse que la curva esté centrada ya que esto resulta en márgenes de ruido bajo y alto equiparables. Otro inconveniente es que las velocidades de propagación,  $t_{p_{H-L}}$  y  $t_{p_{L-H}}$ , son diferentes cuanto menos centrada esté la curva. Aunque estos inconvenientes resulten perjudiciales para algunas características del inversor, tienen algunas ventajas. La ventaja es, por ejemplo en el caso del diseño del inversor de la figura [4.17], poder modificar la frecuencia de oscilación del reloj, [22] y [21].




Figura 4.14: Símbolo representativo del sistema reloj




Figura 4.15: Esquema de simulación del sistema reloj

#### 4.4.4. Etapa regeneradora de reloj

Este último componente adicional, parte del diseño del reloj tiene como objetivo producir una salida más cuadrada ya que la salida del oscilador de anillo tiene imperfecciones en la señal. Una salida cuadrada es mejor ya que el mecanismo de control (sección 4.5) requiere una señal lo más nítida posible para ser activada con seguridad. Una señal poco nítida puede no ser detectada por el mecanismo de control y dar lugar a fallos de operación de la bomba de carga.

Este componente es también un inversor pero tiene unas dimensiones diferentes a la anterior. Las dimensiones de los transistores usados se muestran en la figura [4.21].

Como se puede observar este inversor tiene unas dimensiones menores en comparación al resto de inversores del sistema reloj. En la sección dedicada al layout, 5.4.2 Etapa regeneradora de reloj, se observa esta diferencia. También para facilitar el seguimiento de diseño de los componentes tenemos su símbolo en la figura [4.22]

## 4.5. Interruptor

Como se ha mencionado en la sección 4.3 es necesario un sistema de control para conseguir que la bomba de carga funcione adecuadamente. En esta sección se comentará el sistema de control empleado.




Figura 4.16: Frecuencia de oscilación de 1 KHz con  $V_{in} = 400$  mV - resultado de la simulación

El mecanismo de control empleado es el uso de llaves, que se encargan de permitir o cerrar el paso de corriente. Existen diversas formas de realizar el diseño de las llaves con peores o mejores prestaciones. En este proyecto se ha elegido un sistema de llaves de bajo consumo y con un diseño de complejidad mínima. La simplicidad del diseño es equiparable a la del inversor dado que su diseño es conocido. En la figura [4.23] se observa el diseño de las llaves así como las dimensiones de los transistores usados. En la figura [4.24] se puede observar el símbolo empleado para este componente.

#### 4.5.1. Funcionamiento del interruptor

El funcionamiento que presenta este componente se muestra en la figura [4.25]. Se pretende mostrar el comportamiento que tiene el interruptor en el tiempo, que va de 0 a 10 ms con el fin de poderlo comparar con la frecuencia de oscilación del reloj.

La simulación presentada se realiza con una señal de entrada similar a la frecuencia de la salida del reloj, 1 KHz. En ella se puede observar que la salida es también una señal periódica pero desfasada  $180^\circ$ . El desfase se debe a que la forma del interruptor es igual a la de un inversor.

Cuando el reloj está a valor alto (400 mV) el interruptor conecta con tierra y cuando está a valor bajo (0 V) se conecta con la fuente de alimentación principal que está a 400 mV. Este sistema permite la conexión y desconexión del condensador de la primera etapa de la bomba de carga con fuente de alimentación (batería).




Figura 4.17: Inversor PMOS de  $W=5\ \mu\text{m}$  y  $L=18\ \mu\text{m}$ , NMOS de  $W=240\ \text{nm}$  y  $L=20\ \mu\text{m}$




Figura 4.18: Símbolo del inversor  $W=5\ \mu\text{m}$  y  $L=18\ \mu\text{m}$ , NMOS de  $W=240\ \text{nm}$  y  $L=20\ \mu\text{m}$

## 4.6. Resultados de simulación de la bomba de carga y el detector

Con el objetivo de poder facilitar la lectura y una vez se han introducido todos los componentes que forman parte de la bomba de carga, se dedica esta sección a los resultados obtenidos de simulaciones realizadas.

No todas las simulaciones de los componentes son mostrados en este espacio debido a que no todos los componentes requieren ser simulados. Muchos componentes tienen simulaciones conocidas como es el caso del inversor que se ha usado en casi prácticamente todo el desarrollo de este trabajo. Además algunas simulaciones se han mostrado en las secciones anteriores como refuerzo para poder explicar una funcionalidad como es el caso del oscilador de anillo, donde se muestra la frecuencia de oscilación alrededor de los 1 KHz, figura [4.16]; o el resultado de simulación del VTC del inversor, figura [4.20].

Sin embargo existen otros componentes que si merecen una explicación más detallada, como es el caso del detector. Una simulación que muestre el funcionamiento que presenta. También hace falta poder ver el desarrollo que se llevó a cabo y las conclusiones extraídas.

No hace falta mencionar también lo mismo para bomba de carga. Simulaciones que muestren un progreso, unos resultados producidos por cambios introducidos en el desarrollo, etc.

Las simulaciones que se llevan a cabo son de 3 tipos:

- Análisis de corners sin variación en temperatura






Figura 4.19: Esquema de simulación del inversor del reloj




Figura 4.20: VTC - Resultados de simulación para el inversor del reloj

- Análisis de corners con variación en temperatura
- Análisis de Montecarlo

Tanto los análisis de corners como el de Montecarlo son análisis que miden la variabilidad que presenta el diseño que se esté tratando. Los análisis de corners comúnmente miden la variabilidad que el diseño presenta en temperatura o con cambios en los modelos de los transistores usados. Por otro lado el análisis de Montecarlo es un análisis más potente ya que varía sus parámetros de manera aleatoria produciendo un resultado más fiable. Sin embargo siempre se toma este último análisis como complementario.

Estas y otras razones motivan a dejar exclusivamente las simulaciones en esta sección.

#### 4.6.1. Resultados de Bomba de carga

Para el análisis de la bomba de carga se realizan las tres simulaciones con el fin de poder observar sus diferencias.




Figura 4.21: Inversor rectificador PMOS de  $W=3\ \mu\text{m}$  y  $L=1\ \mu\text{m}$ , NMOS de  $W=2\ \mu\text{m}$  y  $L=1\ \mu\text{m}$




Figura 4.22: Símbolo del inversor rectificador PMOS de  $W=3\ \mu\text{m}$  y  $L=1\ \mu\text{m}$ , NMOS de  $W=2\ \mu\text{m}$  y  $L=1\ \mu\text{m}$

### Análisis de corners sin variación en temperatura

En la figura [4.26] observamos una simulación realizada sin variación en temperatura. Cuando nos referimos a sin variación nos referimos a que la temperatura que se usa como referencia es la nominal,  $27^\circ\text{C}$ . En esta figura tenemos representada 5 salidas: la nominal y los corners.

Los corners son modelos específicos que se usan y siempre tienen características diferentes al nominal, de ahí que las gráficas de la figura [4.26] presenten variaciones aunque tengan la temperatura nominal. Los cuatro modelos empleados en los corners de esta figura, identificables por su extensión terminada en Cx en el área de la leyenda, son modelos de transistores: slowslow, fastfast, slowfast, fastslow.

Como se puede observar en la figura [4.26] dos corners presentan mejores formas de onda y los otros dos restantes peores resultados.

Estos resultados indican que cuando no hay variaciones de temperatura, el proyecto de la bomba de carga no presenta casi variaciones en su funcionamiento. Este análisis da confianza de que el diseño que se ha realizado funcionará bien ante variaciones de sus transistores.




Figura 4.23: Interruptor PMOS de  $W=1,5\ \mu\text{m}$  y  $L=10\ \mu\text{m}$ , NMOS de  $W=1\ \mu\text{m}$  y  $L=10\ \mu\text{m}$




Figura 4.24: Símbolo del interruptor PMOS de  $W=1,5\ \mu\text{m}$  y  $L=10\ \mu\text{m}$ , NMOS de  $W=1\ \mu\text{m}$  y  $L=10\ \mu\text{m}$

### Análisis de corners con variación en temperatura

Otro tipo de análisis en la misma línea que la anterior es el análisis de corners con variación en temperatura. La diferencia con respecto a la anterior es que no se utilizan modelos de transistores como los que se mencionaba.

Únicamente se añaden variaciones en temperatura, se suele escoger un rango que incluya el nominal para observar las diferencias respecto de este último.

Los modelos de transistores usados son iguales para todos los transistores del proyecto, al que nos referimos como típicos.

La figura [4.27] muestra 4 corners más el nominal. Al igual que la figura [4.26] las formas de onda mostradas son salidas de la bomba de carga pero únicamente variando la temperatura no sus modelos de transistores.

El rango de temperaturas para los corners usados son: -50 -20 40 80 grados Celsius. Este rango de temperatura elegido, o mejor dicho puntos de temperatura, son un tanto arbitrario ya que se pueden elegir otros valores más o menos alejados del nominal,  $27^\circ\text{C}$ , tiene como objetivo mostrar el comportamiento de la bomba de carga cuando no trabaja a temperatura nominal.

En el análisis sin variación en temperatura observamos como el comportamiento de la bomba de carga tenía variaciones respecto del nominal pero siempre todas estas variaciones estaban entorno al nominal, lo cual no sucede en el análisis con variación en temperatura. En la figura [4.27] se




Figura 4.25: Funcionamiento del interruptor entre 0 y 10 ms a 1 KHz

puede observar que hay dos corners que no aparecen al lado del resto de curvas sino que están sobre el nivel de tensión de 0 V. En concreto los corners presentan fallos a -50 y 80 grados Celsius. Estas dos variaciones extremas de funcionamiento debido a estos corners son indicadores de un mal funcionamiento en temperatura. Matizar que sólo dos temperaturas extremas se han probado con lo que es probable que exista un rango de temperaturas extremas por encima y debajo del nominal donde la bomba de carga no funcione.

De este análisis se puede sacar la conclusión de que a temperaturas muy alejadas del nominal la bomba de carga no funciona, presentado fallos en alguno de sus componentes constitutivos. Sin embargo, también se puede concluir que con temperaturas cercanas al nominal el diseño funciona bien.

Esta última conclusión se ajusta uno de los objetivos planteados al abordar el proyecto de la bomba de carga. La bomba de carga opera a temperatura nominal, 27 °C.

Finalmente también se añade como complemento a lo explicado los corners empleados para la obtención de los resultados de simulación mostrados en las figuras [4.26] y [4.27] en la figura [4.28]. En la figura hay cinco corners individuales (columnas de la izquierda) y un corner de grupo (columna de la derecha). Los cinco primeros corners se usaron para la obtención de la figura [4.26] y el corner de grupo para la obtención de la figura [4.27]. Como se puede deducir la leyenda de las figuras, que muestran las simulaciones, se corresponden con el nombre dado a los corners en figura [4.28].

### Análisis de Montecarlo

El último análisis realizado a la bomba de carga es el análisis de Montecarlo. Este análisis se desmarca del tipo de análisis de corners ya que toma diferentes muestras de manera aleatoria, muy diferente a elegir puntos como se hacía con los corners.

La ventaja de hacer esto es que nos permite obtener simulaciones de la bomba de carga más precisas que abarquen un amplio rango de situaciones.

En la figura [4.29] tenemos el resultado para 25 simulaciones realizadas. Como se ve todas las salidas de la bomba de carga se encuentran muy próximas entre sí. Para este análisis se ha tomado un fuente tensión de 400mV como referencia de entrada. Los valores de salida que se observan son los esperados para esa señal de entrada.

Se concluye por tanto que el diseño se comporta bien y que tan solo presenta ligeras variaciones




Figura 4.26: Análisis de corners sin variación en temperatura

en su salida. Este resultado complementa y refuerza el resultado de los análisis anteriores ya que se tiene en consideración todos los escenarios posibles que se pueden dar en la etapa de diseño.

#### 4.6.2. Resultados del detector

Con diferencia este es el componente que se merece una explicación más detallada de su funcionamiento debido a su estructura. El resto de componentes aunque igual de importantes no requieren tanta atención ya que sus funcionamientos son conocidos, como el inversor, las llaves, etc.

El desarrollo de este componente pasó por 2 fases:

- antes de los análisis de corners
- después de estos

Hizo falta una reestructuración de sus transistores para poder solucionar los problemas en la etapa de análisis.

La bomba de carga antes de los análisis de corners funcionaba bien al valor nominal, que era el único tipo de simulación que se llevaba a cabo hasta ese momento. Sin embargo una vez realizado los análisis de corners sin variación en temperatura la bomba de carga no funcionaba para un corner. En concreto el corner C3 era el que fallaba, figura [4.28].

En la figura [4.30] tenemos la simulación del detector en el análisis de corners. Se puede ver que el corner C3 a 400 mV no funciona y que la tensión en su salida es de 48.801 mV, tensión insuficiente




Figura 4.27: Análisis de corners con variación en temperatura

para alimentar los componentes de la bomba de carga. Este corner detectado en la bomba de carga obliga a reestructurar el diseño del detector.

La solución fue modificar el transistor PMOS de la primera etapa inversora del detector, figura [4.5]. Reducir la multiplicidad de 12 a 10, multiplicidad actual de diseño e implementación en el layout. Esta corrección en el detector es la que corrige el funcionamiento de la bomba de carga en el corner C3 y es la que al final se acaba mostrando en la figura [4.26], con el corner C3 operando con normalidad.

En la sección dedicada al análisis de corners sin variación en temperatura se explicará el funcionamiento del detector.

#### Análisis de corners sin variación en temperatura

Introducido la problemática de los análisis en el desarrollo del proyecto, ya que la reestructuración de un componente afecta al diseño global, se presenta el detector modificado, es decir los resultados de simulación del detector que se acaba implementando en el proyecto.

En la figura [4.31] se ve los resultados de simulación del detector reestructurado. La simulación presentada es un análisis de corners sin variación en temperatura sólo en el modelo de los transistores.

Para la simulación se ha empleado una fuente de tensión que hiciese un barrido en DC de 0 a 1.8 V ya que es de interés mostrar la operación del detector para varios valores de entrada. Notar que los corners se corresponden con la configuración de corners realizada en la figura [4.28].

La diferencia que se observan entre la versión original y corregida del detector, figura [4.30] y [4.31]




Figura 4.28: Definición de los corners en el entorno virtuoso

respectivamente, es un desplazamiento en sus gráficas hacia la izquierda. Para corregir el problema del corner se ha tenido que afectar al resto de curvas, este desplazamiento afecta a todas las gráficas incluso a la nominal.

La conclusión que se puede extraer de la simulación es primero que el detector funciona para todos los corners escogidos, corrigiendo los problemas iniciales que existían antes de los análisis. Segundo que la bomba de carga opera en todos los corners también ya que se han corregido los problemas del componente detector, dando seguridad al diseño.

Sin embargo, la mejora de funcionamiento de nuestro sistema bomba de carga tiene un costo. Para abarcar un mejor funcionamiento se ha tenido que reducir la tensión de funcionamiento del nominal un poco por debajo de 400 mV. La activación de la bomba de carga se realiza un poco antes pero no tan pronto como para resultar un problema.

### Análisis de corners con variación en temperatura

Para terminar con las simulaciones necesarias para el detector tenemos el análisis de corners con variación en temperatura. Todos estos análisis mostrados sustentan el proyecto ya que son resultados directos del diseño que muestran además situaciones que se pueden dar en situaciones reales, de ahí su importancia.

La figura [4.32] muestra el resultado del análisis de corners con variación en temperatura. La tensión de entrada usada, igual que en el resto de simulaciones realizadas, es de 400 mV. Recordar que se alimentará todo el diseño con una batería de 400 mV.

En las gráficas de salida se puede ver que hay 2 corners que fallan. Por tanto estamos a punto de resolver el problema que tuvimos con la bomba de carga en el análisis de temperatura, figura [4.27]. Como vimos la bomba de carga falla con 2 corners y es que se debe a que el detector falla y es por esta razón que también lo hace la bomba.

Conocido el componente que falla en temperatura se tiene dos opciones: corregirlo o omitirlo. Ambas opciones tienen consecuencias diferentes y valorarlas es una de las tareas de diseño.

En este proyecto se ha optado por omitir el problema porque no es objetivo que la bomba funcione en rangos de temperaturas diferente a la nominal y también por que las temperaturas que dan problemas son casos extremos de funcionamiento. Respecto a esto último no resulta conveniente




Figura 4.29: Análisis de Montecarlo de la bomba de carga

sacrificar el funcionamiento general por temperaturas tan alejadas del nominal comprometiendo el resultado obtenido de análisis realizados hasta el momento. Todas las simulaciones mostradas son resultados obtenidos de la bomba de carga y del detector. Se han visto cuales son los modos de operación nominal, como varían en temperatura, que consideraciones se han tomado, las decisiones tomadas hasta su desarrollo final, etc.

Tomando como referencia los resultados de simulación, teniendo un diseño preparado se deja la implementación física para el capítulo 5. En ese capítulo se detallará las formas físicas de los componentes así como consideraciones para realizar el layout.






Figura 4.30: Análisis de corners sin variación en temperaturas- versión original




Figura 4.31: Análisis de corners sin variación en temperaturas- versión modificada




Figura 4.32: Análisis de corners con variación en temperaturas - versión final



# Capítulo 5

## Layout

En este capítulo nos centraremos sobretodo en el diseño físico de los componentes descritos en el capítulo 4. Para ello y al igual que se hizo en el capítulo 4 se seccionará el desarrollo de esta etapa. El objetivo que se persigue con este proceso es poder entrar en detalles sobre componentes que puedan ser relevantes y que afecten directa o indirectamente al funcionamiento de la bomba de carga.

Este diseño será parte de un sensor de imagen y que por tanto su layout está diseñado para que tenga un tamaño y dimensiones compatibles para que pueda ser integrado. La meta que se busca con el layout es reducir el área diseño de tal forma que ocupe un área mínima para poder de esta manera reducir costes de fabricación. No prestar atención a esta etapa puede tener un costo excesivo y resultar tal vez inviable económicamente. Existen técnicas en el diseño del layout que se pueden aprovechar y que en este proyecto se utilizarán cuando sea pertinente.

Técnicas como *folding* o *stacking* se usan en ciertos componentes para reducir dimensiones de transistores que en la etapa de diseño y simulación se consideraron necesarios. En la etapa de diseño y simulación se han considerado en cierto grado las dimensiones de los transistores que se usaron pero es evidente que no se puede llegar a prever con exactitud si un tamaño dado ocupa demasiada o suficiente área. Además a esta elección de tamaños se añade el problema de que todos los layouts deben agruparse de tal forma que ocupen poca área en conjunto. Por tanto las técnicas de layout son una herramienta útil porque nos permite ajustar las dimensiones en la manera de lo posible en un plano que centra sobre todo en el diseño físico.

En este capítulo abordaremos cada componente por separado aplicando técnicas de layout en ese componente sin tener en principio consideración del resultado final del layout de la bomba de carga. Aunque cuando se dé el caso se rediseñará cada layout del componente con el fin de encuadrar el diseño total.

Como el diseño se centra principalmente en el dimensionamiento de los transistores ya que los condensadores usados presentan todos una misma forma y un mismo valor de capacidad, no se aplicarán técnicas de layout a los condensadores. La forma y valor de las capacidades nos permite está libertad. Para corroborar esta información en el capítulo 4 se disponen los datos.

La herramienta usada para crear los layouts de los componentes de la bomba de carga es CADENCE con la tecnología UMC180nm. Con la herramienta ASSURA se verificará el DRC y LVS de los layouts. Los layouts que se muestran en este capítulo han superado estas 2 pruebas de verificación calificándolas como validadas.

## 5.1. Detector

Este componente se encarga de conectar y desconectar la batería y como se comentó en el capítulo 4, en la que nos centrábamos principalmente en el diseño funcional, está ubicada en la primera etapa de la bomba de carga, justo después de la batería. Dada su ubicación se describirá primero este componente.

En la sección 4.1 Detector vimos las partes principales de este componente así como también las dimensiones de sus transistores que lo conformaban. Además dejábamos claro que función tiene y el motivo de su diseño. En esta sección no se entrará en mucho detalle sobre su funcionamiento sino en el dimensionado de sus componentes tratando de explicar el razonamiento seguido. Si no se ha aplicado ninguna técnica de layout también se explicará el porqué.

Convenientemente hemos dividido este componente en partes a diferencia de lo que se hizo en el diseño funcional. Aunque hemos seccionado las partes en el diseño funcional de la sección 4.1 Detector para poder explicar cada parte mejor, en el diseño real del proyecto no se hizo así ya que no era necesario dividirlo porque era relativamente sencillo de implementar. Sin embargo dado que en el diseño del layout se busca optimizar el área es necesario fragmentarlo en partes de tal forma que se pueda aplicar las técnicas que se mencionaron.

Las subsecciones 5.1.1 Divisor de tensión y 5.1.2 Etapas inversoras son las segmentaciones principales de este componente. Una división adicional es necesaria dentro de la subsección 5.1.2 Etapas inversoras ya que sus componentes internos, inversores, tienen características diferentes. En la fi-




Figura 5.1: Vista del layout del detector con todas sus partes integradas -  $37,85 \times 19,26 \mu\text{m}^2$

gura [5.1] vemos el layout global con todas sus secciones integradas. Como se puede apreciar, a simple vista puede ser complicado diferenciar cuáles son sus puertos de entradas y salidas. Ésta es una razón más por lo que se hace necesario su seccionamiento.

### 5.1.1. Divisor de tensión

Como se recordará de la subsección 4.1.2 Divisor de tensión, el divisor de tensión es la primera etapa del detector. La figura [5.2] muestra la vista de esta sección.




Figura 5.2: Divisor de tensión con transistores PMOS:  $W = 480 \text{ nm}$   $L = 2 \mu\text{m}$  y  $NF = 2$

### 5.1.2. Etapas inversoras

Esta sección se divide en subsecciones por dos razones: para facilitar la aplicación de técnicas de layout y reducir la dificultad de conexionado entre componentes.

#### Primera etapa inversora

la figura [5.3] muestra la vista del inversor que va seguido al divisor de tensión. En esta parte se ha usado técnicas de *folding* en el transistor PMOS.

Se ha dividido el ancho añadiendo 10 *fingers*, los *fingers* permiten reducir el ancho total transistor. La decisión del número de *fingers* a usar se ha hecho probando varios valores al tanteo. Aunque esta forma de proceder no es precisamente muy buena, ya que existen modelos matemáticos que nos dan el área mínima como la ecuación 5.2.

Sin embargo, esta forma de proceder es mejor ya que la ecuación 5.2 nos da el área mínima pero al mismo tiempo nos alarga exageradamente la pila de transistores. Cabe recordar que buscamos un área mínima pero también se desea que este componente pueda encajar con el resto de componentes. La ecuación 5.1 modela un área de un transistor sin aplicar técnicas de layout.

La ecuación 5.2 es un modelo muy útil. Con  $W$  y  $L$  conocidos y siendo  $K_e$  y  $K_i$  el ancho de las áreas de drenador o fuente externas e internas respectivamente, que para nuestro diseño no interesan ya que no se han modificado estos valores, se puede variar  $m$ , número de *fingers* como se quiera.

Si  $m=1$  (sin realizar *folding*) nos da la ecuación 5.1. Si hacemos  $m$  suficientemente grande se puede observar que obtenemos un área mínima,  $A_{folded.min} = W * L + W * K_i$ . Notar que sólo obtenemos el área mínima. No se sabe si su forma alargada nos pueda interesar.

$$A_{unfolded} = W * L + 2W * K_e \quad (5.1)$$

$$A_{folded} = W * L + \frac{2W * K_e}{m} + \frac{W * K_i * (m - 1)}{m} \quad (5.2)$$

Como se puede notar en la figura [5.3] no se ha aplicado *stacking*. Esta técnica solo se puede usar cuando se tienen transistores del mismo tipo. Con referencia a sus puertos, tiene dos: S, de entrada y out, de salida. Las alimentaciones VDD y VSS son puertos que se conectarán a la fuente de alimentación y a tierra respectivamente.




Figura 5.3: Inversor con PMOS:  $W = 200\mu$ ,  $L = 220\text{n}$  y  $NF = 10$ ; y NMOS:  $W = 1\mu$  y  $L = 5\mu$

### Segunda etapa inversora

Esta etapa inversora es similar a la primera etapa inversora. La diferencia está en que transistores de baja tensión umbral son usados en lugar de los convencionales  $N_{18MM}$  y  $P_{18MM}$  usados hasta el momento. Los transistores usados tienen pocas fugas y son de bajo consumo por eso son ideales.

El transistor PMOS será optimizado mediante *folding* al igual que la anterior. Las mismas razones que se dieron para elegir el número de *fingers* se dan aquí. Se eligen diez *fingers* y se obtiene un ancho de finger para el PMOS,  $W_f$ , de  $3,6\mu\text{m}$ . Para obtener el ancho del finger se usa la ecuación 5.3.

$$W_f = \frac{W}{m} \quad (5.3)$$

En esta parte no se aplica *stacking* por que como se comentó tiene que ser del mismo tipo todos los transistores. La figura [5.4] muestra el diseño final y los puertos: in, de entrada y out, de salida. Los puertos de alimentación y de tierra, VDD y VSS respectivamente. Todas las partes ya vistas tanto divisor de tensión como etapas inversoras se pueden observar en la figura [5.1] integradas y se puede apreciar mejor la estructura del detector. Esta configuración del detector es el que se acabará integrando en niveles superiores de layout.






Figura 5.4: Inversor con PMOS:  $W = 36 \mu\text{m}$ ,  $L = 250 \text{ nm}$  y  $NF = 10$ ; y NMOS:  $W = 660 \text{ nm}$  y  $L = 300 \text{ nm}$

## 5.2. Bomba de carga

Una vez se ha terminado de realizar la implementación de la bomba de carga el siguiente paso es la realización del layout. Como hemos visto el diseño está dividido en partes. Una de las partes la hemos visto en la sección 5.1 a modo de introducción. El resto de componentes se explican más adelante al igual que se hizo en el capítulo 4.

Para poder dar forma al layout global se ha comenzado diseñando los componentes que cumplen una función definida en la bomba. Habiendo diseñado estas partes se han ido incorporando en el diseño global.

En la figura [5.5] vemos el layout final de la bomba de carga, con un área de  $163,93 \times 175,83 \mu\text{m}^2$ . Esta área es la mínima área que se ha obtenido después de aplicar técnicas de layout.

El desarrollo del layout paso por unos problemas antes de tener la versión final. Uno de los problemas fue el enrutamiento, la conexión de los componentes con el resto, y otro la colocación de los componentes, su ubicación de tal forma que no se use demasiados metales para su conexión.

Esta problemática suele dificultar la tarea de realización del layout. Las medidas de división en partes alivian en gran medida estos problemas. Sin la división el proceso hubiese sido abrumador.

Como hemos visto en la parte de implementación de la funcionalidad casi en su mayoría se han usado inversores. Inversores de distintos tamaños y formas están presentes en el diseño final. Para funcionar los inversores necesitan una alimentación, VDD y una parte de retorno de la corriente, VSS. Teniendo en cuenta que las líneas de alimentación necesitan un ancho mayor al resto de las líneas ya que se han de evitar caídas de tensión en las vías de alimentación, estas tienen un ancho mayor, entre  $1 \mu\text{m}$  y  $2 \mu\text{m}$  de ancho. El mismo ancho se ha usado en la línea de tierra.

El resto de conexiones se han hecho con líneas de metal  $< 1 \mu\text{m}$ , por ejemplo las conexiones entre inversores del reloj las líneas tienen un ancho de  $0,4 \mu\text{m}$  la mínima para el metal usado, metal 1. En cambio para conexiones con los condensadores se ha usado líneas de metal 6 con un ancho de  $1,2 \mu\text{m}$ . Esto último debido a las reglas de DRC que hay impuestas para este metal.

El uso de metales fue otra de las consideraciones que se tuvo a la hora de hacer el enrutamiento. Se

ha pretendido usar un tipo de metal para el conexionado de los inversores, metal 1, pero ha habido casos donde no era posible. Ante estos casos se ha usado el siguiente metal disponible, metal 2.

Para el caso del conexionado de los condensadores con los inversores se han usado líneas desde el metal 1 hasta el metal 6 debido a que el tipo de condensadores usados tienen puertos de entrada/salida de metal 6 con lo cual el uso de varios metales es necesario.

Cabe mencionar que el uso de este tipo de condensadores obligo a realizar el trazado de las líneas horizontales para poder conectarlas con el resto de componentes, añadiendo en consecuencia más área ocupada al diseño. Aunque esta adición de área sea contraproducente al objetivo de usar una mínima área, facilita el conexionado.

Vista las consideraciones tomadas en un marco general se detallarán las vistas de layouts realizadas para sus componentes.




Figura 5.5: Vista del layout final de la bomba de carga -  $163,93 \times 175,83 \mu\text{m}^2$

### 5.3. Etapas de la bomba de carga

El número de etapas que se han escogido son dos lo cual es de esperar encontrar 2 transistores NMOS identificables. En la figura [5.6] podemos comprobar que no es así. Lo que pasa es que los transistores NMOS se han apilado, usando técnicas de layout para reducir el área que ocupan. Sin embargo las dimensiones del layout y de su esquemático no coinciden. La figura [5.6] es un transistor NMOS de  $W = 20 \mu\text{m}$ ,  $L = 1 \mu\text{m}$  y  $NF = 4$  con un ancho de finger de  $W_f = 5 \mu\text{m}$ . En cambio el esquemático mostrado en la figura [4.9] los transistores tienen un  $W = 10 \mu\text{m}$  y  $L = 1 \mu\text{m}$ , sin fingers. Comparando estos los valores de  $W$  se puede pensar que el layout ha empeorado al aumentar su ancho en el layout.

El aumento del ancho,  $W$ , en el layout tiene poco valor ya que lo que nos importa es el ancho de su finger,  $W_f$ , que es la mitad una vez aplicado las técnicas. Este ancho es el que aparece en el layout de la figura [5.6]. Puede parecer confuso pero lo que sucede es que en el layout hay implícitos 2 transistores y no uno, equivalente a dos transistores separados.

Los transistores se han apilado a pesar de que podrían haber estado separados. La reducción de área siempre es mejor si es posible. Cuanto menos área ocupe es mejor ya que puede implementarse con mayor facilidad en niveles superiores además de que presenta otras ventajas como la reducción de sus capacidades de unión parásitas en los nodos.

Los puertos de entrada y salida son:

- in : entrada de alimentación, conectada a la salida del detector.
- s : bulks de los transistores, conectados a tierra.
- v\_o1 : entrada, conectada al primer condensador de la etapa; o salida de la primera etapa.
- out : salida, conectada al condensador de salida de la segunda y última etapa.

Esta lista de puertos se puede relacionar con la figura [4.9] para una mejor comprensión de sus puntos de conexión.

### 5.4. Bloque generador de reloj

El sistema generador de reloj que genera una señal periódica de 1 KHz aproximadamente es uno de los diseños de nivel superior que integra inversores y condensadores. Ocupa prácticamente el área total de la bomba de carga ya que sus elementos constitutivos son relativamente grandes. Además las conexiones entre condensadores y inversores se realiza en este nivel.

La figura [5.7] muestra las ubicaciones de sus componentes. También se puede apreciar las líneas de colores que corresponden con los caminos que se siguen para las conexiones.

- líneas celestes, metal 1
- líneas amarillas, metal 2
- líneas verdes, metal 3
- líneas violetas, metal 4
- líneas grises, metal 5 y metal 6

Con respecto a los condensadores se pueden ver que ocupan casi toda el área. Por esta razón se pretendía siempre usar capacidades pequeñas. En la parte superior de la figura [5.7] se ve su ubicación.




Figura 5.6: Vista de layout de las dos etapas de la bomba de carga

Por otro lado tenemos los once inversores y el inversor rectificador que se encuentran juntos en forma de serpiente en la parte inferior de la figura [5.7] en medio de líneas horizontales de metal 4 y 5. Su colocación fue prioritaria ya que determinan la forma final que tendrá el layout de la bomba de carga debido a que su tamaño es grande en comparación con el resto de componentes. Finalmente cabe decir que se han dejado metales extendidos sin conexión para facilitar la inclusión del resto de componente a este nivel, como son los dos condensadores de las etapas de la bomba de carga. Estas extensiones de metal sin conexión no representan un problema cuando se realiza el DRC, revisión que se hace para saber si se cumplen las reglas de diseño, y el LVS, comprobación de que el layout y esquemático concuerdan.

#### 5.4.1. Inversores

Conocida la localización del inversor dentro del bloque generador de reloj se facilita su introducción en esta sección.

Como se puede observar en la figura [5.8] la longitud de puerta es más grande que su ancho. Esto imposibilita aplicar técnicas sobre su estructura por que las técnicas se aplican sobre todo para reducir el ancho de los transistores.




Figura 5.7: Vista de layout del generador de reloj -  $163,93 \times 175,83 \text{ } \mu\text{m}^2$

Las dimensiones de este transistor son las mismas que las de la figura [4.17]: PMOS de  $W=5 \mu\text{m}$  y  $L=18 \mu\text{m}$ , NMOS de  $W=240 \text{ nm}$  y  $L=20 \mu\text{m}$ . Como se observa la longitud de sus puertas son iguales. Por esta razón se orientó la puerta de los transistores NMOS y PMOS uno a otro. Limitar el espacio utilizado es lo prioritario.

Con respecto a los puertos son iguales a todos los inversores. Tiene 4 puertos:

- VDD, entrada conectada a la salida del detector(fuente de alimentación).
- VSS, entrada conectada a tierra,
- IN, entrada conectada a la salida de otro inversor del oscilador de anillo.
- OUT, salida conectad a la salida de otro inversor del oscilador de anillo.

Las dimensiones de este inversor posibilitan que oscilador de anillo genere una frecuencia de oscilación fija sobre los 1 KHz. Cabe recordar que se busca mantener capacidades pequeñas variando




Figura 5.8: Vista de layout del inversor integrado del generador de reloj

las dimensiones de los transistores.

Finalmente, el último inversor del oscilador de anillo se conectará al inversor rectificador para corregir imperfecciones de la señal periódica.

#### 5.4.2. Etapa regeneradora de reloj

El inversor rectificador se encarga de corregir las imperfecciones de la salida del oscilador de anillo. Esto es, produce una señal una señal periódica lo más cuadrada posible. Esta corrección mejora la señal producida en la etapa de generación del reloj. Una señal con menos imperfecciones en su forma de onda siempre es mejor ya que da menos problemas en etapas posteriores.

Se puede observar en la figura [5.9] la forma del inversor rectificador. Para diseñar este inversor no hizo falta aplicar técnicas ya que las dimensiones entre transistores eran las mismas y podían acomodarse con facilidad en el diseño del bloque generador del reloj. Las dimensiones de este inversor son:  $W = 3 \mu\text{m}$  y  $L = 1 \mu\text{m}$  para el PMOS y para el NMOS  $W = 2 \mu\text{m}$  y  $L = 1 \mu\text{m}$ .

Sus puertos son:

- VDD, entrada que se conecta a la alimentación principal (salida del detector)
- VSS, salida conectada a la tierra del diseño
- IN, entrada conectada a la salida del oscilador de anillo
- OUT, salida conectada a la entrada del interruptor. La salida producida tiene una forma de onda más cuadrada.

## 5.5. Interruptor

Para acabar tenemos el interruptor, componente que se encarga de abrir y cerrar el paso de la corriente. Su apertura y cierre cargan los condensadores de la etapas de la bomba de carga elevando en cada ciclo la tensión acumulada de los condensadores.

La estructura elegida es la de un inversor. Aunque varias formas de implementar la llaves. Diversas




Figura 5.9: Vista de layout del inversor rectificador integrado del generador de reloj

formas se consideraron para implementarlas pero dado el poco consumo que requería esta estructura se prefirió este modelo.

La figura [5.10] muestra la forma del modelo escogido. Se puede apreciar que tiene la forma de un inversor. Los tamaños de los transistores usados son:  $W = 1,5 \mu\text{m}$  y  $L = 10 \mu\text{m}$  para el PMOS y para el NMOS  $W = 1 \mu\text{m}$  y  $L = 10 \mu\text{m}$ . No se han aplicado técnicas de layout debido a la forma inicial que presenta, un ancho de puerta mayor al ancho de sus paredes laterales. Se ha dicho anteriormente que las técnicas son útiles para anchos de paredes mayores al ancho de sus puertas, no para los casos opuestos.

Los puertos principales y sus conexiones con el resto de componentes son:

- IN, entrada conectada a la fuente de alimentación principal (como el resto de componentes vistos)
- VSS, salida conectada a la tierra del diseño.
- clock, entrada conectada a la salida del bloque generador de reloj (salida del inversor rectificador)
- OUT, salida que se conecta al plato inferior del condensador de la primera etapa de la bomba de carga.



Figura 5.10: Vista de layout del interruptor



## Capítulo 6

# Conclusiones

El proyecto llevado a cabo y que se muestra en esta memoria, ha pasado por todas las etapas de diseño que se llevan a cabo en el desarrollo de circuitos que pertenecen al ámbito de la microelectrónica. Desde el diseño de los esquemas hasta la implementación física presentada en los layouts, sin olvidar los análisis llevados a cabo para conseguir el objetivo.

Diversos trabajos anteriores han servido de soporte para llevar a cabo el proyecto. Trabajos similares y a los que se han referenciado en puntos de interés de esta memoria, como los diferentes topologías de la bomba de carga y su uso en sensores de imagen, han permitido seleccionar modelos de referencia para diseñar la bomba de carga, objeto de este trabajo. No está de más decir que la bomba de carga es un diseño conocido en ámbitos de la electrónica.

Partiendo desde un modelo de referencia de la bomba de carga se ha realizado el trabajo, ajustando algunos parámetros como las dimensiones de los transistores o añadiendo algunos componentes que no están presentes en el modelo de referencia como el detector, *wake up circuit*. En este sentido el diseño de la bomba se desmarca del diseño original ya que añade y modifica al modelo referencia explorando otras alternativas con resultados similares pero con un punto de vista y estructura diferente

Con todos estos antecedentes se han perseguido objetivos particulares, que cumplan un propósito dentro de un proyecto mayor. Objetivos como suministrar tensión suficiente para alimentar circuitos externos que funcionan con tensiones de 0.6 V o superiores. Estos circuitos irán conectados directamente a la salida del conversor DC-DC.

Se ha visto sin embargo que todas estas metas marcadas no están exentas de particularidades como el funcionamiento en temperaturas alejadas del nominal o su variabilidad de funcionamiento en la elección de los transistores. Estas particularidades se deben destacar. La bomba de carga de este proyecto esta ideada para que opere en temperaturas cercanas a la nominal.

Los beneficios de este proyecto son particulares ya que como se mencionó, se pretende implementar este proyecto en uno mayor dada las necesidades que este último presenta. Estas necesidades son de alimentación por lo que la razón de este proyecto son estas. Movidio por este motivo la bomba de carga pretende dar buenos resultados tanto en operación como en bajo consumo.



## Capítulo 7

# Trabajo futuro

Actualmente se cuenta con un prototipo de sensor de imagen autoalimentado en producción. La bomba de carga diseñada en este proyecto se fabricará y se integrará a este sensor y se validará experimentalmente su funcionamiento.

Sin embargo se han dejado algunas líneas de mejora en este proyecto donde se ha llevado a cabo el desarrollo hasta la fase de análisis como se mencionó, dejando pendiente desarrollos posteriores como la extracción de parásitos, simulación post-layout, etc. Todas estas etapas quedan abiertas y son necesarias para poder fabricar el circuito. Debido a lo extenso de este trabajo se ha dejado pendiente estos trabajos.

En la etapa de extracción de parásitos por ejemplo se debería extraer los parásitos eléctricos del layout y volver a realizar simulaciones para verificar que el diseño continúa en el margen de funcionamiento previsto.

En el peor de los casos habría que modificar el layout para poder cumplir con el objetivo de operación previsto en las especificaciones. Estos pasos son inevitables y llevan un tiempo de dedicación para resolverlos.

Otras vías también se abren en lo que respecta a la selección de los elementos constitutivos de la bomba de carga. Por ejemplo los interruptores se pueden implementar con otras estructuras con la misma funcionalidad. O incluso modificar el detector para que ocupe un área menor en la parte física. Se recuerda que en este último caso se han aplicado técnicas de layouts para reducir el área al mínimo. Sin embargo la modificación en la etapa de diseño del esquema del detector puede dar pie a una reducción en la parte del layout.

Una vez fabricada la bomba de carga diseñada y validada, se espera poder publicar los resultados obtenidos.



# Bibliografía

- [1] G. Palumbo and D. Pappalardo, “Charge pump circuits: An overview on design strategies and topologies,” *IEEE circuits and systems magazine*, vol. 10, no. 1, pp. 31–45, 2010.
- [2] H. Wang and W. D. Leon-Salas, “An image sensor with joint sensing and energy harvesting functions,” *IEEE Sensors Journal*, vol. 15, no. 2, pp. 902–916, 2015.
- [3] K. Z. Ahmed, M. F. Amir, J. H. Ko, and S. Mukhopadhyay, “Reconfigurable 96 x 128 active pixel sensor with  $2.1 \mu\text{W}/\text{mm}^2$  power generation and regulated multi-domain power delivery for self-powered imaging,” in *ESSCIRC Conference 2016: 42nd European Solid-State Circuits Conference*, pp. 507–510, 2016.
- [4] J. A. Leñero-Bardallo, M. Delgado-Restituto, R. Carmona-Galán, and A. Rodríguez-Vázquez, “Enhanced sensitivity of CMOS image sensors by stacked diodes,” *IEEE Sensors Journal*, vol. 16, no. 23, pp. 8448–8455, 2016.
- [5] W. D. Leon-Salas, T. Fischer, X. Fan, G. Moayeri, and S. Luo, “A 64 x 64 image energy harvesting configurable image sensor,” in *2016 IEEE International Symposium on Circuits and Systems (ISCAS)*, pp. 1914–1917, 2016.
- [6] J. H. Ko, M. F. Amir, K. Z. Ahmed, T. Na, and S. Mukhopadhyay, “A single-chip image sensor node with energy harvesting from a CMOS pixel array,” *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 64, no. 9, pp. 2295–2307, 2017.
- [7] A. Nogier, G. Sicard, and A. Peizerat, “A photovoltaic mode pixel embedding energy harvesting capability for future self-powered image sensors,” in *2018 16th IEEE International New Circuits and Systems Conference (NEWCAS)*, pp. 261–264, 2018.
- [8] S. Park, K. Lee, H. Song, and E. Yoon, “Simultaneous imaging and energy harvesting in CMOS image sensor pixels,” *IEEE Electron Device Letters*, vol. 39, no. 4, pp. 532–535, 2018.
- [9] R. Castello and L. Tomasini, “1.5 V high performance S.C. filters in BiCMOS technology,” in *ESSCIRC '90: Sixteenth European Solid-State Circuits Conference*, vol. 1, pp. 177–180, 1990.
- [10] Y. E. Tsiatouhas, “A stress-relaxed negative voltage-level converter,” *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 54, no. 3, pp. 282–286, 2007.
- [11] G. W. den Besten and B. Nauta, “Embedded 5 V-to-3.3 V voltage regulator for supplying digital IC’s in 3.3 V CMOS technology,” *IEEE Journal of Solid-State Circuits*, vol. 33, no. 7, pp. 956–962, 1998.
- [12] H. Morimura and N. Shibata, “A step-down boosted-wordline scheme for 1-V battery-operated fast SRAM’s,” *IEEE Journal of Solid-State Circuits*, vol. 33, no. 8, pp. 1220–1227, 1998.

- [13] U. Çilingiroğlu, B. Tar, and Ç. Özmen, “On-chip photovoltaic energy conversion in Bulk-CMOS for indoor applications,” *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 61, no. 8, pp. 2491–2504, 2014.
- [14] E. Ferro, P. López, V. M. Brea, and D. Cabello, “Dynamic joint model of capacitive charge pumps and on-chip photovoltaic cells for CMOS micro-energy harvesting: Joint model of capacitive charge pumps and on-chip photovoltaic cells,” vol. 44, no. 10, pp. 1874–1894.
- [15] E. Ferro Santiago, *Light micro-energy harvesting in standard CMOS technologies*. PhD thesis, Univesidad de Santiago de Compostela, 2018.
- [16] J. A. Starzyk, Ying-Wei Jan, and Fengjing Qiu, “A DC-DC charge pump design based on voltage doublers,” *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, vol. 48, no. 3, pp. 350–359, 2001.
- [17] A. Shrivastava, N. E. Roberts, O. U. Khan, D. D. Wentzloff, and B. H. Calhoun, “A 10 mV-input boost converter with inductor peak current control and zero detection for thermoelectric and solar energy harvesting with 220 mV cold-start and  $-14.5$  dBm, 915 MHz RF kick-start,” *IEEE Journal of Solid-State Circuits*, vol. 50, no. 8, pp. 1820–1832, 2015.
- [18] J. Tsai, S. Ko, C. Wang, Y. Yen, H. Wang, P. Huang, P. Lan, and M. Shen, “A 1 V input, 3 V-to-6 V output, 58 %-efficient integrated charge pump with a hybrid topology for area reduction and an improved efficiency by using parasitics,” *IEEE Journal of Solid-State Circuits*, vol. 50, no. 11, pp. 2533–2548, 2015.
- [19] U. Guler and M. Ghovanloo, “Power management in wireless power-sipping devices: A survey,” *IEEE Circuits and Systems Magazine*, vol. 17, no. 4, pp. 64–82, 2017.
- [20] T. Ozaki, T. Hirose, T. Nagai, K. Tsubaki, N. Kuroki, and M. Numa, “A 0.21-V minimum input, 73.6 % maximum efficiency, fully integrated voltage boost converter with MPPT for low-voltage energy harvesters,” in *ESSCIRC 2014 - 40th European Solid State Circuits Conference (ESSCIRC)*, pp. 255–258, 2014.
- [21] B. Razavi, *RF microelectronics*. Prentice hall, second ed., 2011.
- [22] J. M. Rabaey, A. Chandrakasan, and B. Nikolic, *Digital integrated circuits a design perspective*. Pearson, second ed., 2002.
- [23] T. C. Carusone, D. A. Johns, and K. W. Martin, *Analog integrated circuit design*. Wiley, second ed., 2011.